嵌入式控制器的輸入端口設計分析

引言

　　嵌入式系統是以應用為中心，以計算機技術(shù)為基礎，并且軟硬件可裁剪，適用于應用系統對功能、可靠性、成本、體積、功耗有嚴格要求的專(zhuān)用計算機系統。它一般由嵌入式微處理器、外圍硬件設備、嵌入式操作系統以及用戶(hù)的應用程序4部分組成，用于實(shí)現對其他設備的控制、監視或管理等功能。

　　不管是在科研設備中還是在家用微波爐中，都可以看到嵌入式控制技術(shù)的影子，嵌入式控制技術(shù)已經(jīng)成功的應用在各種領(lǐng)域中，并且越來(lái)越廣泛的進(jìn)入到人們的生活中。

　　在控制電路的設計中，數據的輸入/輸出端口是控制器完成數據輸出和接收功能的關(guān)鍵部分，因此這一部分電路設計的好壞關(guān)系到控制器能否正常工作。

1 數字輸入端口邏輯設計分析
　
　　以控制器為中心，按照數據的流向分，控制器的端口分為數字輸入端和數字輸出端兩種，其中最簡(jiǎn)單的一種I/O形式是數字輸入。下面從最簡(jiǎn)單的數字輸入端設計來(lái)討論在輸入端口設計中遇到的實(shí)際問(wèn)題和解決方法。由于控制器的數據輸入輸出引腳數量少，并且在使用時(shí)要分時(shí)復用，因此一般控制器和外部設備之間使用緩沖器或鎖存器連接。如圖1所示，緩沖器74HC244放置在處理器和外部器件之間，當處理器要讀取連接在外部接口上的設備信號時(shí)，處理器通過(guò)READ引腳使74HC244輸出引腳有效。這樣，外部設備數據就能夠通過(guò)74HC244的A0~A3和B0~B3引腳傳輸到74HC244的緩沖器中，然后被送到數據總線(xiàn)上，微控制器就能夠讀入設備的數據了。

　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　圖1

　　圖1所示的接口方式適合于輸入端少的情況，而對于現在面向便攜式設備的SoC設計，不僅要求性能高、體積小，更要求功耗低。一般而言，SoC的靜態(tài)功耗很小，而對負載電容充放電的動(dòng)態(tài)功耗很大。如果總線(xiàn)上掛著(zhù)很多功能設備，那么會(huì )導致總線(xiàn)的電容負載很大。如果總線(xiàn)與片外設備聯(lián)系，那么控制器還要驅動(dòng)很長(cháng)的片外連線(xiàn)以及片外設備。如果系統設計有許多數字輸入端，那么采用74HC244這種輸入方案就會(huì )有些問(wèn)題。這是由于74HC244三態(tài)輸出端的最小電容值為20 pF，比SoC內部各節點(diǎn)的電容負載0.05 pF高出三個(gè)量級，過(guò)多的74HC244連接會(huì )使處理器數據總線(xiàn)上的電容負載值比較大，使得數據總線(xiàn)無(wú)法接收數據。

　　為了減小電容對數據輸入的影響，可以對圖1所示的方案改進(jìn)成如圖2所示的方案，采用數據選擇器來(lái)替代74HC244，比如用74HC257。74HC257輸出端的最大電容值為15 pF，比74HC244的輸出端電容稍小一些。從圖2中可以看到，采用74HC257可以使控制器的一條數據總線(xiàn)連接兩條輸入端，這就相當于一條數據總線(xiàn)的輸入電容值只有7.5 pF。當然，也可以采用8選1的數字邏輯電路，比如74LS138或74HC151，但是它們沒(méi)有三態(tài)功能，因此要與74HC244結合使用，來(lái)提供數字輸入功能。這樣能使處理器每條數據總線(xiàn)的輸入電容降為只使用74HC244時(shí)的1/8。

　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　圖2

　　如果系統設計中不需要對多于數據總線(xiàn)數量的數字輸入端進(jìn)行同時(shí)取樣，以上的74HC244和74HC257方案就完全可以適用。如果在系統設計中，要求必須同時(shí)取樣大量的數字輸入端，就必須在電路設計中使用鎖存器來(lái)鎖存數據。在電路設計中，經(jīng)常使用的鎖存器是74HC374和74HC574，這兩種鎖存器的功能相當。由于74HC574的輸入引腳和輸出引腳分列在集成塊的兩邊，這樣的排列使制作印刷電路板時(shí)的布線(xiàn)比較簡(jiǎn)單；另一方面，74HC574的輸出電容值為15 pF，這個(gè)值與74HC244的輸出電容值幾乎一樣，因此在設計中一般選用74HC574，電路連接如圖3所示，使用鎖存器可以同時(shí)取樣大量的數據輸入端。

　　數據選擇器可以降低每條總線(xiàn)的負載電容值，而不能同時(shí)取樣數據輸入端。使用數據鎖存器，會(huì )增大數據總線(xiàn)的電容負載，這樣就必須在取樣數據線(xiàn)的數量和采用數據選擇器的數量之間找到一個(gè)恰當的點(diǎn)。

　　圖4給出了一個(gè)較好的解決方案。在電路中，移位寄存器74HC597被級聯(lián)在一起，并且與控制器的總線(xiàn)相連接， 這樣可以給處理器提供大量的數字輸入引腳，同時(shí)每條總線(xiàn)上的電容負載值又可以達到最小。

　　74HC597是移位寄存器，它有8個(gè)觸發(fā)器與輸入引腳相連，這些觸發(fā)器是邊沿觸發(fā)的輸入鎖存器；同時(shí)，74HC597有另外的8個(gè)邊沿觸發(fā)的鎖存器串聯(lián)在一起，構成移位寄存器。在圖4中，當膠粘邏輯一個(gè)上升沿信號給RCLK時(shí)，數據輸入引腳的信號被同時(shí)取樣，接下來(lái)處理器通過(guò)膠粘邏輯傳送一個(gè)信號給SRLOAD，使取樣得到的數據從輸入鎖存器移入移位寄存器。在移位寄存器內，處理器通過(guò)SRCLK使數據每一時(shí)鐘周期移動(dòng)一位，數據在READ端允許讀出時(shí)，由D0引腳送到數據總線(xiàn)上。

　　還可以對這個(gè)電路進(jìn)行簡(jiǎn)單變形，將74HC597的QH信號引腳通過(guò)一個(gè)多路緩沖器連接到每一條數據總線(xiàn)上,比如采用74HC244，這樣改進(jìn)后，減少了處理串行數據的時(shí)間，并且可以一次讀出。

2 數據輸入端口保護設計分析　

　　前面已經(jīng)討論了多種解決微處理器數據總線(xiàn)和外部設備接口的方法，下面將從實(shí)踐的角度討論避免系統外部干擾的方法。

　　在電路設計中，使CMOS器件的輸入端懸空是一種不良的設計習慣，因為CMOS器件是電壓控制，而未被連接的輸入端有靠近CMOS門(mén)檻電壓輸入的趨勢，使得芯片內部的三極管作不必要的開(kāi)關(guān)動(dòng)作，這既增加了噪聲干擾，又耗費了系統的功率。一般，使用上拉電阻或下拉電阻，把未被連接的輸入引腳與電源或接地點(diǎn)連接，使它們有一個(gè)確定的電壓值。CMOS輸入引腳的最大輸入電流非常小，只有1 μA左右，因此選用1 MΩ作為上拉電阻或下拉電阻。

　　在許多嵌入式系統中，輸入引腳的有效電壓一般是5 V以上或為負值（對地），在這種情況下，使用幾個(gè)電阻就可以防止輸入引腳過(guò)壓。如圖5所示，CMOS集成塊內部的2個(gè)二極管可以把電壓鉗位在CMOS器件輸入電壓值，這2個(gè)二極管是高速CMOS器件（74HC系列）靜電保護措施的一部分。

　　如圖6所示，在輸入端連接2個(gè)肖特基二極管，這樣可以更安全的保護輸入端口，但是成本會(huì )高一些。前端電壓降到集成塊內部2個(gè)二極管導通電壓的1/3，內部的2個(gè)二極管不會(huì )導通，電流全部通過(guò)前端正向偏壓的肖特基二極管。這種電壓保護電路在有些應用設計中是必須的。在一般設計中，沒(méi)有輸入引腳需要這樣的額外保護，因為這樣的外部電壓保護需要使用非常講究的印刷電路板，并且往電路板上安裝這些元件也需要一些制造成本，對于只采用無(wú)源元件的設計來(lái)說(shuō)，這個(gè)安裝成本是不能忽略的。

　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　圖3

　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　圖4

　　　　　　

　　　　　　　　　　圖5　　　　　　　　　　　　　　　　　　　　　　 圖6

　　圖7給出了另外一種保護方法，它有兩種作用：一是電容和電阻構成一個(gè)低通濾波器，用來(lái)減小輸入信號的尖脈沖，而低頻信號能夠通過(guò)；二是低通濾波器還有靜電保護的功能。

　　下面討論這種設計，如果是理想電容器，1個(gè)0.1 μF的電容串聯(lián)一個(gè)22 kΩ電阻就能夠提供靜電保護。但是實(shí)際器件是不會(huì )工作在理想狀態(tài)下的，在電路中，有等效串聯(lián)電阻和等效串聯(lián)電感存在，如圖8所示。

　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　圖7

　　

　　　　　　　　　　　　　　　　　　　　　　圖8

　　電容生產(chǎn)商通常會(huì )給出圖表，用來(lái)描述他們生產(chǎn)的電容器的典型ESR（等效串聯(lián)電阻）和ESL（等效串聯(lián)電感），方便設計者建立適當的電路模型，分析電路的工作原理。但是建立這樣的模型還是很困難，因為電路模型中有些器件的參數是不好確定的。解決這一困難的方法只有通過(guò)實(shí)驗去驗證，這要增加試驗設備的成本。

　　電路中的防靜電保護裝置還有瞬態(tài)電壓抑制器TVS（Transient Voltage Suppressor），它是一種二極管形式的高效能保護器件。當TVS二極管的兩極受到反向瞬態(tài)高能量沖擊時(shí)，它能以10-12秒量級的速度，將其兩極間的高阻抗變?yōu)榈妥杩?，吸收高達數kW的浪涌功率，使兩極間的電壓箝位于一個(gè)預定值，有效地保護電子線(xiàn)路中的精密元器件，免受各種浪涌脈沖的損壞。由于它具有響應時(shí)間快、瞬態(tài)功率大、漏電流低、擊穿電壓偏差小、箝位電壓較易控制、無(wú)損壞極限、體積小等優(yōu)點(diǎn)，已廣泛應用于計算機、數碼相機等精密電子設備的保護電路中。如圖9所示，是一個(gè)在實(shí)踐中被很好保護的輸入引腳，其中L1是電感線(xiàn)圈，用來(lái)減少射頻干擾。

　　圖9所示電路對于大多數設計來(lái)說(shuō)顯得過(guò)分復雜，但如果不使用光電隔離器件，對于精密的設計或者條件要求嚴格的設計來(lái)說(shuō)，圖9所示電路是最好的。在這樣的設計中，元件價(jià)格和電路板元件位置的排列也是要考慮的要素。

　　由于在制造金屬膜電阻時(shí)，金屬線(xiàn)中插入了一些絕緣層來(lái)改變金屬線(xiàn)的幾何結構以達到一個(gè)準確的電阻值，而這使得靜電容易從絕緣面滲入金屬層。使用這種類(lèi)型電阻構成的電路有兩種后果：第一，當有靜電電壓時(shí)，實(shí)際有效電阻值會(huì )比其標稱(chēng)值??；第二，容易形成電離通道，改變電阻的實(shí)際值。表面貼片電阻有另外一個(gè)問(wèn)題，那就是當有靜電電壓時(shí)，它們與金屬層的焊接點(diǎn)會(huì )形成發(fā)熱點(diǎn)，這是由于金屬表面不均勻的電流密度引起的。這樣會(huì )造成貼片電阻被靜電電流燒毀，在電路中選用電阻時(shí)，普通的炭膜電阻是最好的選擇。

　　圖9光電隔離器件也可以用于數字輸入引腳靜電保護和防干擾，它們可以用來(lái)隔離幾kV的電壓，而輸入設備必須提供比CMOS門(mén)電路需要的電流大1000倍的輸入電流給光電隔離器件。光電隔離器件轉換速度比較慢，并且在設計中還要考慮如何保護光電隔離器件中的LED不受靜電的破壞，設計中，要根據設計的需要進(jìn)行合適的選擇。

結語(yǔ)

　　輸入接口設計是嵌入式控制器系統的關(guān)鍵部分，因為嵌入式控制器外部數據的接收，外部設備狀態(tài)的反饋都要通過(guò)接口才能交給處理器。設計輸入端口時(shí)主要考慮兩個(gè)方面的實(shí)際情況：一是負載能力，即輸入信號能否被控制器接收，二是靜電的防護，現在很多處理器采用CMOS工藝封裝，這能夠滿(mǎn)足低功耗的要求，同時(shí)對靜電防護要求更高。
linux操作系統文章專(zhuān)題:linux操作系統詳解（linux不再難懂）