基于Simulink的FH／DS混合信號源的仿真設計

1 引 言

跳頻(FH)和直擴(DS)系統都具有很強的抗干擾能力，是使用最多的兩種擴頻技術(shù)。跳頻系統在抗選擇性衰落、抗多徑等方面的能力不強，直擴技術(shù)正好彌補了這一缺點(diǎn)；直擴系統受"遠-近"效應影響較大，而這正是跳頻技術(shù)的優(yōu)點(diǎn)。這兩種方式都具有自己的獨到之處，但也存在各自的不足，將兩者有機地結合在一起，可以大大改善系統性能。

Matlab／Simulink屬于一種通用的科學(xué)計算和系統仿真語(yǔ)言，Matlab簡(jiǎn)單高效的數學(xué)語(yǔ)言結合Simulink的圖形化設計使得從數學(xué)模型到計算機仿真模型的轉換非常容易，免除了高級語(yǔ)言編程的繁瑣。

本文使用Simulink中的Communications Blockset和Altera DSP Builder工具箱對FH／DS混合擴頻信號源進(jìn)行了仿真設計，采用同一PN碼發(fā)生器保證了系統的同步性，并借助Altera公司推出的DSP Builder將核心模塊自動(dòng)轉化為VHDL文件，可由QuartusⅡ軟件來(lái)進(jìn)一步完成編譯、綜合以及FPGA芯片的下載調試。其中，DSPBuilder軟件的使用大大加速了工程設計從軟件仿真到硬件實(shí)現的進(jìn)程。

2 FH／DS混合信號源的原理及組成

2.1混合信號源的設計原理

直擴采用偽隨機碼進(jìn)行擴頻，跳頻是用碼序列構成跳頻指令來(lái)控制頻率合成器輸出信號的頻率。

本設計采用偽碼發(fā)生器來(lái)作為直擴信號源，并使用同一偽碼發(fā)生器控制直接數字頻率合成器(DDS)來(lái)產(chǎn)生跳變的頻率，作為跳頻信號源。這樣可以保證混合信號源的同步性，在接收端也有利于實(shí)現解擴同步處理。圖1是FH／DS混合信號源的示意圖。

可見(jiàn)，DDS技術(shù)和偽碼發(fā)生器是混合擴頻信號源的關(guān)鍵技術(shù)。

2.2 DDS技術(shù)原理及組成

DDS是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)，用數字合成技術(shù)實(shí)現。DDS主要由相位累加器、正弦查詢(xún)表、D／A轉換器和低通濾波器組成，如圖2所示。

在參考頻率fc的控制下，頻率控制字K控制相位累加器得到相應的相位數據，并在正弦查詢(xún)表中查詢(xún)相應的幅度信息，將相位信息轉化成相應的正弦幅值，經(jīng)D／A轉換器變成模擬信號，再經(jīng)低通濾波器平滑后得到所需的信號波形。通過(guò)改變頻率控制字K，可得到不同的輸出頻率：

2.3 PN碼發(fā)生器的原理及構成

本次仿真設計中，PN碼采用易于產(chǎn)生、擁有優(yōu)良自相關(guān)特性的m序列。m序列是由移位寄存器加反饋后構成的，其序列生成多項式如下：

3 FH／DS混合信號源的Simulink仿真

3.1 系統仿真模型

混合擴頻信號源系統的仿真模型主要由三部分組成：PN_Generator，Random_Integer及DDS，如圖3所示。

3.2 PN Generator的仿真設計

根據反饋移位寄存器原理，采用Altera DSP Builder工具箱設計的PN_Generator仿真結構如圖4所示，該模塊采用5級反饋來(lái)產(chǎn)生周期為31的m序列。根據需要，可對反饋級數作修改。

該模塊采用Communications Blockset工具箱設計完成，其仿真結構如圖5所示。參數設置為4，即每4位二進(jìn)制轉化成為1位十六進(jìn)制，輸出幅值在[1，15]之間、碼持續時(shí)間為1 s的隨機整數序列。

按照DDS的組成原理，在Simulink中采用AlteraDSP Builder工具箱建立的DDS仿真結構如圖6所示。

由于受存儲器容量和成本限制，正弦查詢(xún)表LUT容量有限，采用10位精度，其參數Matlab Array設置為：255*sin([0：pi／(2^10)：2*pi])，即DDS模塊可獲得fc／210的頻率分辨率。

DDS各點(diǎn)的仿真波形如圖7所示，示波器的采樣時(shí)間設置為0.01。

系統仿真步進(jìn)設置為Variable Step，最大仿真步長(cháng)設置為le-3，仿真時(shí)間設置為65 s。圖8顯示了FH／DS混合信號源的仿真波形，示波器的采樣時(shí)間設置為0.01。

上述內容旨在提出一種完全由Simulink仿真實(shí)現的混合擴頻信號源，而對于信號的指標沒(méi)有過(guò)高要求。如有需要，通過(guò)修改仿真模型中零階保持器的sample time和Random_Integer的參數，直擴碼和跳頻源的頻率可進(jìn)一步提高，跳頻點(diǎn)數也可進(jìn)一步增加，通過(guò)修改PN_Gener-ator的反饋級數，直擴碼周期可加大。通過(guò)修改參數以滿(mǎn)足不同需要使得本設計具有很大的靈活性。

4核心模塊的FPGA實(shí)現

從前面的分析可以看到，偽碼發(fā)生和DDS是混合擴頻信號源的核心模塊，因此采用了Altera DSP Builder工具箱對其進(jìn)行仿真設計。Altera DSP Builder是DSPBuilder軟件在Simulink生成的工具箱，下面對DSP Build-er的設計流程和上述兩個(gè)模塊的FPGA實(shí)現加以介紹。

4.1 DSP Builder設計流程

Altera公司推出的DSP Builder是一個(gè)系統級(或算法級)設計工具，他架構在多個(gè)軟件工具之上，并把系統級(算法仿真建模)和RTL級(硬件實(shí)現)兩個(gè)設計領(lǐng)域的設計工具連接起來(lái)，最大程度地發(fā)揮了兩種工具的優(yōu)勢。DSP Builder依賴(lài)于MathWorks公司的數學(xué)分析工具M(jìn)atlab／Simulink，以Simulink的Blockset出現?？梢栽赟imulink中進(jìn)行圖形化設計和仿真，同時(shí)又通過(guò)Signal-Compiler把Matlab／Simulink的設計文件(.mdl)轉成相應的硬件描述語(yǔ)言VHDL設計文件(.vhd)，以及用于控制綜合和編譯的tcl腳本。而對后者的處理可以由FPGA／CPLD開(kāi)發(fā)工具QuartusⅡ來(lái)完成。

由于用FPGA設計一個(gè)DSP模塊的復雜性、設計的性能(如面積、速度、可靠性、設計周期等)對于不同的應用目標有不同的要求，涉及的軟件工具也不僅僅是Simulink和QuartusⅡ。DSP Builder針對不同情況提供了兩套設計流程，即自動(dòng)流程和手動(dòng)流程。

自動(dòng)流程包括以下幾個(gè)步驟：

(1)Matlab／Simulink建模；
(2)系統仿真；
(3)DSP Builder完成VHDL轉換、綜合、適配、下載；
(4)嵌入式邏輯分析儀實(shí)時(shí)測試。

手動(dòng)流程包括以下幾個(gè)步驟：

(1)Matlab／Simulink建模；
(2)系統仿真；
(3)DSP Builder完成VHDL轉換、綜合、適配；
(4)ModelSim對TestBench功能仿真；
(5)QuartusⅡ直接完成適配(進(jìn)行優(yōu)化設置)；
(6)QuartusⅡ完成時(shí)序仿真；
(7)引腳鎖定；
(8)下載／配置與嵌入式邏輯分析儀等實(shí)時(shí)測試；
(9)對配置器件編程，設計完成。

4.2 PN Generator和DDS功能模塊的FPGA實(shí)現

按照圖4和圖6所示結構在Simulink中完成仿真模塊的搭建，參數設置后進(jìn)行Simulink系統級仿真。仿真成功后雙擊Signal Complier Block，出現如圖9所示窗口。

對話(huà)框中選定Cyclone系列芯片。通過(guò)點(diǎn)擊1，可把Simulink的模塊文件(.mdl)自動(dòng)轉換成硬件描述語(yǔ)言VHDL文件：點(diǎn)擊2，可對轉換好的VHDL文件進(jìn)行綜合；點(diǎn)擊3，QuartusⅡ進(jìn)行編譯適配，生成編程文件。也可以點(diǎn)擊"Execute steps 1，2 and 3"讓Signal Complier自動(dòng)完成上述一系列操作，由QuartusⅡ自動(dòng)進(jìn)行綜合、適配、時(shí)序分析，最終得到可供芯片下載使用的.sof文件。

打開(kāi)QuartusⅡ，選擇Cyclone系列的EP1C6Q240C8芯片，進(jìn)行重新編譯、仿真并下載到芯片，最終可在示波器中驗證偽碼發(fā)生和DDS的功能。

5 結語(yǔ)

本次仿真設計充分利用了Matlab／Simulink中DSPBuilder工具箱的圖形化界面建模、系統仿真的功能，既避免了編寫(xiě)繁瑣的硬件描述程序，又區別于以往完全圖形化的仿真設計方法，設計思路十分靈活。其中，DSP Builder軟件的使用大大縮短了工程設計從軟件仿真到硬件實(shí)現的周期。采用同一偽碼發(fā)生器，能夠同步產(chǎn)生直擴所需的偽碼序列和跳頻所需的跳變頻率源，保證了混合擴頻信號源的穩定性，對于接收端的同步解擴也十分有利。采用DDS技術(shù)，具有分辨率高、頻率變化快、頻率可控等優(yōu)點(diǎn)，很好地實(shí)現了跳頻功能。和專(zhuān)用芯片相比，對多種功能模塊進(jìn)行Simulink仿真，利用DSP Builder快速轉換到FPGA硬件設計，并將多種功能集成在同一FPGA芯片上，這種方法使系統具有較高的性?xún)r(jià)比。