基于DSP Builder的回波抵消器設計與實(shí)現
加入技術(shù)交流群
把回波抵消器模型轉化生成圖元文件，作為一個(gè)子模塊在頂層系統中調用。在QuartusⅡ環(huán)境下，調用各個(gè)子模塊，構成完整的系統原理圖設計，然后進(jìn)行編譯、仿真和引腳分配等工作。最后下載到FPGA芯片中，對硬件進(jìn)行測試，采用SignalTapⅡ實(shí)際測得的值如圖4所示，驗證本設計的正確性。本文引用地址：http://dyxdggzs.com/article/151576.htm
最后通過(guò)D／A轉換電路接入示波器。觀(guān)測結果，如圖5(a)，圖5(b)所示，通過(guò)比較混合回波的信號和經(jīng)過(guò)抵消后得到的返回聽(tīng)筒的消除回波以后的信號，可以看出回波已基本消除，設計達到目的。通過(guò)測試，回波衰減率約為25 dB，基本達到ITUTG．167標準中回波衰減率至少20 dB的要求。
4 結束語(yǔ)
采用DSP Builder進(jìn)行設計，使用圖形界面，用模塊化設計代替以往的VHDL語(yǔ)言編程，并綜合多種設計工具，便于研究者迅速地將算法級的構思應用于系統設計中，從而可以專(zhuān)注于系統算法的設計，避免了繁瑣的語(yǔ)言編程和電路設計，提高了設計速度，縮短設計周期，為產(chǎn)品開(kāi)發(fā)節約了研發(fā)時(shí)間。
評論