CPLD的DSP多SPI端口通信設計

　　本設計采用全數字結構，易于用CPLD實(shí)現。以EPM7256為目標芯片，設計并實(shí)現了正確的數據傳輸。當DSP56F801輸出的十六進(jìn)制參數分別為頻率字DBOE，相位字0403，A相的占空比字04CE，B相的占空比字04CD時(shí)，波形輸出如圖7、圖8所示。圖7給出了信號發(fā)生器A相輸出信號的實(shí)測波形，信號占空比調節為20%;圖8給出了A相輸出信號1和B相輸出信號l的實(shí)測波形，兩相信號相位差調節為常用的90°。該實(shí)驗結果表明，參數傳輸正確，波形輸出良好。

　　結 語(yǔ)

　　SPI通信方式具有硬件連接簡(jiǎn)單、使用方便等優(yōu)點(diǎn)，應用廣泛。采取硬件和軟件相結合的措施，可以確保SPI通信中數據流的同步，實(shí)現可靠通信。本文給出了DSP多SPI端口通信的設計與實(shí)現過(guò)程，討論了其中的關(guān)鍵技術(shù)問(wèn)題。SPI多端口通信方法基于CPLD實(shí)現，易移植，易于實(shí)現功能擴展，可廣泛應用于各種采用SPI通信方式的自動(dòng)化裝置。