基于數據采集系統中的DSP控制回路設計

　　MAX 5633的輸入口為SPI接口，要實(shí)現與DSP通信，需將C5416的MCBSP0口配置成SPI口。MCBSP在結構上可分為1個(gè)數據通道和1個(gè)控制通道。表1給出了有關(guān)引腳的信號定義。DX引腳負責數據的發(fā)送，DR引腳負責數據的接收，另外4個(gè)引腳提供控制信號(時(shí)鐘和幀同步)。C5416通過(guò)片內的外設總線(xiàn)訪(fǎng)問(wèn)串口的控制寄存器實(shí)現與MCBSP的通信和控制。

　　數據通道完成數據的收發(fā)。CPU和DMA控制器向數據發(fā)送寄存器(DXR)中寫(xiě)入要發(fā)送的數據，從數據接收寄存器(DRR)讀取接收到的數據。寫(xiě)入DXR的數據通過(guò)發(fā)送移位寄存器(XSR)移位輸出至DX引腳。同樣，DR引腳上接收到的數據先移位進(jìn)入接收轉換寄存器(RSR)中，然后被復制到接收緩沖寄存器(RBR)，RBR再將數據復制到DRR中，最后等待CPU和DMA控制器讀取數據。這種多級緩沖方式使得片內的數據搬移和外部數據的通信可以同時(shí)進(jìn)行。

　　4 硬件連接電路

　　MAX 5633與C5416的硬件連接如圖1所示。片選CS可控制MAX 5633是否被選中。CS為低后，所有的轉換開(kāi)始有效。DIN為串行數據輸入，SCLK為外部時(shí)鐘輸入。CLKSEL為時(shí)鐘選擇端，當C0或者該腳為高電平時(shí)，系統選擇外部時(shí)鐘模式，此時(shí)內部時(shí)鐘模式將被關(guān)閉。所給出的硬件連接圖為外部時(shí)鐘模式。ECLK為外部時(shí)鐘模式控制引腳，可用于控制外部時(shí)鐘。RST為輸入復位端。DSP的BCLK0口與D／A的SCLK相連作為MAX 5633的外部時(shí)鐘，DSP的BDX0口與D／A的DIN相連作為MAX 5633的數據輸入，DSP的BFSX0口與D／A的／CS相連作為MAX 5633芯片選擇端。由于MAX 5633輸入參考電壓較多，為了盡量減小電壓的波紋對其精度的影響，需要根據實(shí)際情況進(jìn)行濾波。

　　5 軟件程序設計

　　下面是針對硬件連接電路給出相應的C語(yǔ)言程序。該程序將MCBSP0配置成時(shí)鐘停止模式(SPI)的主模式。其中SPI的時(shí)鐘設置成1 MHz，幀數據長(cháng)度為24位(如圖2所示)。幀的24位中C0，C2為控制方式選擇位；A0～A4為通道選擇位，可以選擇0～31共32個(gè)通道；D0～D15為需要傳輸的16位數據。