Leon3的接口配置設計

　　該配置邏輯模塊完成以下幾方面的功能：?jiǎn)?dòng)FPGA1配置時(shí)序;向FPGA1內部傳入配置數據;監測FPGA1是否正常配置。使用嵌入式CPU軟核配置FPGA1的流程如下：

　?、賳?dòng)FPGA1的配置時(shí)序。CPU地址線(xiàn)選中FPGA2內部編程寄存器，數據線(xiàn)輸出FPGA1配置控制信號CS、WRITE和PROGRAM，將CS和WRITE置低，PROGRAM置高。

　?、诒O測FPGA的配置狀態(tài)。CPU地址線(xiàn)選中FPGA2內部輸入寄存器，接收FPGA1的輸出信號INIT，若其值為高，那么CPU開(kāi)始發(fā)出FPGA1的配置數據，否則持續檢查INIT的值，直到其值為1。

　?、巯騀PGA1內傳送配置數據。CPU地址線(xiàn)選中FPGA2內部配置寄存器，數據線(xiàn)Data[15：8]輸出FPGA1的配置數據，Data[0]產(chǎn)生配置時(shí)鐘CCLK，在CCLK的上升沿FPGA1接收配置數據。配置數據傳送分兩步，首先Data[0]置0，然后Data[0]置1。CCLK產(chǎn)生一個(gè)上升沿，在此過(guò)程中Data[15：8]數據保持不變。重復此過(guò)程，CPU輸出FPGA1全部配置數據。

　?、軝z查FPGA1是否配置成功。FPGA1的配置數據被傳送至結束時(shí)，CPU地址線(xiàn)選中FPGA2內部輸入寄存器，接收FPGA1的輸出信號DONE。若其值為高時(shí)，說(shuō)明FPGA1配置成功，否則需要重新配置FPGA1。

　　SelectMap接口配置方式下FPGA的時(shí)序如圖3所示。

　　3 仿真及分析

　　FPGA2采用Xilinx公司的Virtex-5 XC5VFX70T，SelectMap接口控制IP核采用VHDL語(yǔ)言實(shí)現，嵌入式CPU軟核采用的是歐空局開(kāi)發(fā)的Lcon3軟核。在XilinxISE 10.1平臺下完成對Lcon3 CPU軟核處理器、外圍控制器及自定義SelectMap接口控制IP核集成的設計、綜合，利用Modelsim SE6.0完成仿真。

　　SelectMap配置仿真波形如圖4所示。由于FPGA1(Virtex-5 XC5VSX95T)的配置數據較大，仿真出完整的配置過(guò)程是不現實(shí)的，圖中用5個(gè)字節的配置數據來(lái)代替FPGA的完整配置過(guò)程。為了把配置寄存器數據Data和并行配置的8位數據相對照，分離出了Data的高8位Data[15：8]。從圖中可以看出，在一次完整的配置過(guò)程中，CS和WRITE為低，PROGRAM為高，當監測到INIT為高時(shí)發(fā)出配置數據，在配置時(shí)鐘CCLK的上升沿接收8位配置數據，DONE信號為高電平指示配置完成。該仿真結果和SelectMap配置方式的FPGA時(shí)序一致，證明了本設計的正確性及可行性。

　　結語(yǔ)

　　通過(guò)使用嵌入式Lcon3 CPU軟核和FPGA及開(kāi)發(fā)板上的存儲器件，實(shí)現了對Xilinx公司的FPGA進(jìn)行SelectMap配置的一種有效的方案。該方法除了可以完成FPGA芯片的配置外，更重要的是可以靈活地在線(xiàn)升級系統、修改和調試FPGA程序。如果存儲空間夠大，可以存儲不同功能的FPGA程序代碼，這樣就可根據實(shí)際情況來(lái)加載不同代碼，甚至通過(guò)通信接口也可以方便地實(shí)現遠程下載代碼和更新系統，使整個(gè)系統可在線(xiàn)配置，增強了系統的適用性和靈活性。