基于DSP的變頻調速系統電磁干擾問(wèn)題

　　DSP的外圍電路工作方式各不相同，速度也各有快慢，信息的交換受DSP數字信號處理器的控制。各種任務(wù)均由接口去完成，接口信號受到干擾將影響到系統的控制結果。接口的干擾又來(lái)自其相連接的傳輸線(xiàn)，包含了印制板的電路線(xiàn)設計和電路板與電路板間的連接。電路板與電路板間的連接最常用的傳輸線(xiàn)有扁平電纜、雙絞線(xiàn)和同軸電纜等，從抗干擾的角度看，雙絞線(xiàn)是一種抵抗電磁干擾性能較好的傳輸線(xiàn)，其相交的回路中兩線(xiàn)的往返電流感應作用相抵消，因此作用距離達10 m，用于電源的輸出和輸入部分。DSP產(chǎn)生的PWM控制信號作用于IPM，采用光耦隔離，因為光耦的共模抑制比很高，有效地防止了控制電路和PWM變換器間的共模干擾，其原理圖如圖2所示。

　　2.3 總線(xiàn)的抗干擾措施

　　(1)采用三態(tài)門(mén)式的總線(xiàn)提高抗干擾能力。由于DSP總線(xiàn)的直流負載能力有限，如果不夠，就需要通過(guò)緩沖器再與芯片相連接;

　　(2)總線(xiàn)上數據沖突的防止措施：CPU與隨機存儲器的連接是由總線(xiàn)收發(fā)器通過(guò)內部雙向數據總線(xiàn)實(shí)現的，內部數據總線(xiàn)上會(huì )在某瞬間產(chǎn)生沖突，解決方法是縮小隨機存儲器存取數據的時(shí)間即縮小選通時(shí)間;

　　(3)克服總線(xiàn)上瞬間不穩定的措施：當兩個(gè)相位相反的控制信號在時(shí)間上存在偏差時(shí)，一個(gè)由低電平變?yōu)楦唠娖?，而另一個(gè)還來(lái)不及由高電平變?yōu)榈碗娖?，兩個(gè)均是高阻狀態(tài)，這一瞬間如果總線(xiàn)的負載是TTL電路，他將因自身的泄漏電流使總線(xiàn)電壓不穩定;若負載全是CMOS或NMOS，則有幾百兆歐的斷開(kāi)狀態(tài)，很容易耦合干擾。用上拉電阻連接到電源，使總線(xiàn)在此瞬間處于高電位，這樣增強了總線(xiàn)的抗干擾能力。其上拉電阻常選擇1Ω。

　　2.4 功率輸出的電磁兼容設計

　　功率輸出部分是由IPM、驅動(dòng)電路和泵升電路組成的電源變換器。運用PWM算法，DSP產(chǎn)生的6組PWM信號通過(guò)光電耦合器的隔離傳輸，再通過(guò)IPM驅動(dòng)電路控制IPM內部的IGBT開(kāi)關(guān)工作。直流電源端加吸收電容，可以抑制開(kāi)關(guān)噪聲。在系統設計中應保證低壓控制電路盡可能地遠離功率電路，以保證低壓地信號不受到電磁幅射和耦合。

　　2.5 印制電路板抗干擾措施

　　實(shí)踐證明，印制電路板的設計對抗干擾和保證系統的工作穩定有重要影響。印制電路板加電后，印制線(xiàn)上的電流將產(chǎn)生電磁波輻射到空間，電路中的高速元件、晶體振蕩器等器件也將產(chǎn)生電磁輻射。在高速處理的數字系統中，當2倍的延遲時(shí)間大于脈沖的上升沿或下降沿時(shí)，印制電路板中的數字信號傳輸線(xiàn)應當按分布參數的傳輸線(xiàn)的要求考慮匹配，如一般轉換速度較快的TTL電路，印制線(xiàn)長(cháng)度大于10 cm以上時(shí)就要加終端匹配措施。COMS電路的轉換速度比較慢，印制線(xiàn)長(cháng)度可放寬5～6倍。根據電磁輻射模型公式：

　　E=263×10-6(f2AI)/r

　　式中：E為印制電路板空間r處的輻射場(chǎng)強;f為印制電路板上的工作電流的頻率;A為印制電路板上的環(huán)路面積;I為印制電路板上的電流。

　　由上式可以看出，減小f，A，I均可以降低印制電路板上的電場(chǎng)發(fā)射。為了更好地抑制干擾，印制電路板的設計中應考慮以下一些問(wèn)題：

　　(1)布線(xiàn)原則：數字信號線(xiàn)和模擬信號線(xiàn)分開(kāi)，強弱信號分開(kāi)，直流電源線(xiàn)正交，發(fā)熱元件應遠離集成電路，磁性元件要屏蔽，每個(gè)IC芯片的電源端對地端要有去耦電容，引線(xiàn)要短;

　　(2)印制板的大小應適中，邏輯元件相互靠近，與易產(chǎn)生干擾的器件遠離。印制電路板的接地線(xiàn)應盡量寬，這不僅僅是因為能減少損耗，而且也能減少線(xiàn)的電感分量，從而減小共模干擾。如果是雙層布線(xiàn)或多層布線(xiàn)時(shí)應遵循電源和地為中間層、頂層和底層的電線(xiàn)相互正交，盡量少走平行線(xiàn)。

　　(3)印制電路板上電源輸入端跨接10～100μF的電解電容，對易受電路中干擾信號影響和有暫態(tài)狀陡峭變化電流的器件，其與地之間接入高頻特性好的去耦電容，如RAM，ROM芯片動(dòng)作時(shí)電流變化大，應在每片的電源端加O.01μF的陶瓷電容以旁路高頻。

　　3 軟件抗干擾技術(shù)

　　軟件抗干擾既能提高效能、節省硬件，又能解決硬件解決不了的問(wèn)題。大量的干擾源雖然不能造成硬件的破壞，但卻使系統的工作不穩定、數據不可靠、運行失常、程序“跑飛”，嚴重時(shí)可導致DSP的控制失靈、發(fā)生嚴重事故。由于故障是暫時(shí)、間歇、隨機的，用硬件解決比較困難，而軟件可借助以下的技術(shù)予以解決：

　　(1)利用陷阱技術(shù)防止干擾造成的亂序現象擴展下去;

　　(2)利用時(shí)間冗余技術(shù)，屏蔽干擾信號，即多次采樣輸入、判斷，以提高輸入的可靠性;利用多次重復輸出來(lái)判斷，提高輸出信息的可靠性;重新初始化，強行恢復正常工作，以免I/O的輸入輸出不正常;查詢(xún)中斷源的狀態(tài)，防止干擾造成誤中斷;在不需要的時(shí)間里屏蔽中斷，以減少因干擾引起的誤中斷;

　　(3)容錯技術(shù)：采用一些特定的編碼，對數據進(jìn)行檢查，判斷是否因存放受干擾，然后從邏輯上對錯誤進(jìn)行糾正;

　　(4)指令冗余：對重要的指令可重復寫(xiě)多個(gè);

　　(5)標志法：設特征標志、識別標志，常在內部數據區的保護中應用;

　　(6)數字濾波技術(shù)：主要針對模擬信號受到干擾。