基于NiosⅡ的電能質(zhì)量監測系統設計
加入技術(shù)交流群
2.2 NiosⅡ軟核處理器
本文引用地址：http://dyxdggzs.com/article/150259.htm基于32位RISC嵌入式軟核NiosⅡ的SoPC，有著(zhù)其他SoPC(如基于FPGA嵌入式IP硬核SoPC)不可比擬的優(yōu)勢。采用NiosⅡ軟核處理器，用戶(hù)將不會(huì )局限于一般的處理器技術(shù)而是根據自己的標準裁剪和定制處理器，按照需要選擇合適的外設、存儲器和接口，輕松集成自己專(zhuān)有的功能，比如DSP、用戶(hù)邏輯等。這非常有利于設計高次諧波這種計算量大且控制邏輯復雜的系統。
為了滿(mǎn)足今后的性能要求，該電能質(zhì)量監測系統應能隨時(shí)被改進(jìn)升級?？梢约尤攵鄠€(gè)NiosⅡCPU、定制指令集、硬件加速器等，以達到更好的性能目標。還可以通過(guò)Avalon交換架構調整系統性能，該架構支持多種并行數據通道可實(shí)現大吞吐量的應用。
2.3 硬件系統平臺設計
圖4是整個(gè)系統的硬件結構框圖。系統組成主要包括：
(1)系統核心模塊采用STRATIX系列的EPlS25型的FPGA，它包含：10個(gè)DSP模塊、25 660個(gè)邏輯單元、48個(gè)嵌入式乘法器、RAM總量高達1 922 576 b，6個(gè)數字鎖相環(huán)、可用的I/O口最多達到702個(gè)。它是一款采用高性能結構體系的PLD器件，結合了強大內核性能，大存儲器，DSP功能，高速I(mǎi)/O和模塊化設計。其內嵌的DSP模塊，提供了高于DSP處理器的數據處理能力，可以完成較為耗費資源的乘法器單元。這些資源對一個(gè)電能質(zhì)量監測系統來(lái)說(shuō)是已經(jīng)綽綽有余。
(2)NiosⅡ軟核處理器是整個(gè)系統模塊的CPU，它的具體特性已在前面詳細敘述。NiosⅡ軟核處理器除了要協(xié)調控制各個(gè)硬件設備外，電能參數相關(guān)數據的軟件算法也要在此執行。
(3)Avalon交換式總線(xiàn)由SoPC Buiider自動(dòng)生成，它是一種用于系統CPU和外設之間的內聯(lián)總線(xiàn)。傳統的總線(xiàn)結構缺點(diǎn)是每次只能有一個(gè)主機能接入總線(xiàn)，導致帶寬瓶頸。而在A(yíng)valon總線(xiàn)結構里，總線(xiàn)主機不搶占總線(xiàn)本身。Avalon交換結構可實(shí)現數據在外設與性能最佳數據通道之間的無(wú)縫傳輸，并且它同樣支持用戶(hù)設計的片外處理器和外設。
(4)諧波分析模塊采用內嵌的DSP對采集過(guò)來(lái)的16位數字信號進(jìn)行處理，輸入電能計量指標參數的處理算法程序，將結果暫存在片內存儲器，最后NiosⅡ軟核控制單元通過(guò)RS 232或.RS 485串口完成數據的傳輸和人機對話(huà)。諧波是一個(gè)周期性的正弦波分量，其頻率為基波頻率的整數倍。進(jìn)行諧波變換的方法很多，本文采用的是FFT，完成電壓有效值、電流有效值、有功功率、無(wú)功功率、視在功率、頻率、功率因子和穩態(tài)諧波分量等檢測。
以上是本文提出的一個(gè)基于NiosⅡ的基本電能質(zhì)量監測系統的硬件平臺。根據不同要求，還可以采取往系統核心模塊里添加DMA、自定義模塊等措施，從而形成功能更加完善的電能質(zhì)量監測系統。
3 電能質(zhì)量檢測系統軟件設計
3.1 SoPC Builder設計
對應系統的硬件平臺結構，添加NiosⅡProcessor，選擇其為快速型，以確保系統的速度性能。再添加SPI，PIO，Character LCD，FLASH Memory，Avalon Tristate Bridge，SDRAM Controller，On chip Memory，DSP，timer這些模塊。設置好模塊的各項參數后，點(diǎn)擊System控件里的兩個(gè)選項為各模塊主動(dòng)分配地址和中斷。然后在NiosⅡMore“CPU”Setting里選Reset Address為FLASH，選Exception AddFess為SDR-AM。最后點(diǎn)擊Generate生成對應的ptf文件。這樣系統的SoPC Bui[der設計基本完成。
3.2 NiosⅡIDE設計
進(jìn)入NiosⅡIDE后新建一個(gè)應用工程，選擇ptf文件和Black Project，這樣一個(gè)基于已有SoPC的空白應用工程建立完畢。然后在System Library里進(jìn)行必要工程設置。接著(zhù)將電能參數算法的C程序填入工程里，再進(jìn)行軟件的編譯調試等。調試完畢后，一并將所有程序與可執行文件全下載到FPGA上。至此，一個(gè)基于NiosⅡ的電能質(zhì)量監測SoPC設計完成。
評論