VHDL設計中信號與變量的區別及應用技巧
加入技術(shù)交流群
在程序中，定義了變量count，希望初始值為“1010”。通過(guò)實(shí)驗發(fā)現，在定義變量或信號時(shí)直接賦予初始值不能生效(如variable count:std_logic_vector(3 downto 0) :=“1010”)，它的初始值仍然是系統默認值(如count為“0000”)。正是利用這一點(diǎn)，通過(guò)init(初始值為''0'')來(lái)給count賦初值 A即“1010”，具體方法見(jiàn)程序中斜體部分。這樣，在第一個(gè)脈沖來(lái)時(shí)執行斜體部分if語(yǔ)句，而第二個(gè)脈沖來(lái)時(shí)由于init不為''0''而是 ''1''，因此不執行該部分語(yǔ)句，從而實(shí)現為count賦初值的功能，這樣程序從A開(kāi)始進(jìn)行數字的循環(huán)顯示。本文引用地址：http://dyxdggzs.com/article/149636.htm
如果把count類(lèi)型改為signal，則結果將大不一樣。
signal count: std_logic_vector(3 downto 0);
process(clk)
variable init :std_logic;
begin
if (clk''event) and (clk=''1'') then
if (init = ''0'') then
count= 1001; --(1)
init := ''1'
end if;
count=count+1; --(2)
由于信號的賦值不是立即發(fā)生的，在語(yǔ)句(1)后面還存在對信號count的賦值操作(2)，因此，語(yǔ)句(1)在此不起作用，count的最后值是語(yǔ)句 (2)的值。因此如果將count設為signal的話(huà)，程序實(shí)現的是從0開(kāi)始的16個(gè)十六進(jìn)制數的循環(huán)。在這里，對信號賦初值的語(yǔ)句是不可行的。
仿真結果
將設計好的VHDL程序在A(yíng)ltera公司提供的軟件maxplusⅡ10.1環(huán)境下進(jìn)行編譯仿真，得到的仿真結果如圖1、圖2所示，其中圖1是 count為變量的結果，圖2是count為信號的結果，其中輸出y[6...0]分別與七段數碼管的abcdefg七段相連。
從圖1可以看出，在第一個(gè)時(shí)鐘脈沖上升沿，結果是“1110111”，數碼管顯示即為A，然后依次為b,C,d, E,F,0,1...9,A...循環(huán)下去，此處用小寫(xiě)的b和d，主要是與數字8進(jìn)行區別。
從圖中可以看出，在第一個(gè)時(shí)鐘脈沖上升沿，結果是“1111110”，數碼管顯示即為0，然后依次示1...9,A, b,C,d,E,F,0,...循環(huán)下去。
評論