基于DSP的CPLD軟件更新方案研究

　　在硬件設計的基礎上，為實(shí)現通過(guò)DSP的GPIO口模擬JTAG信號時(shí)序邏輯來(lái)對CPLD進(jìn)行軟件更新，需嚴格按照JTAG標準中的端口信號時(shí)序要求。對于本文所用的CPLD器件，其JTAG端口信號時(shí)序關(guān)系如圖4所示。

　　由圖4可見(jiàn)，對于JTAG口時(shí)序邏輯需考慮如下3項內容：

　　(1)JTAG接口要求一個(gè)最小時(shí)鐘周期TCKMIN。

　　(2)JTAG接口在TCK的上升沿采樣TMS和TDI信號。因此在TCK上升沿之前，TMS和TDI要具有最小分別為T(mén)MSS和TDIS的建立時(shí)間，同時(shí)在TCK下降沿之后要保持最小分別為T(mén)MSH和TDIH長(cháng)的時(shí)間。

　　(3)在TCK的下降沿，JTAT接口輸出新的TDO值，并保持至少TDOV長(cháng)的時(shí)間。

　　本文所用CPLD的JTAG端口時(shí)序參數要求如表1所示。

　　在本文設計的導航計算機系統中，DSP的工作主頻為200MHz，利用TI公司提供的庫函數，由該DSP的GPIO口模擬的時(shí)鐘頻率最大不超過(guò)3MHz，可以滿(mǎn)足表中TCKMIN參數對應的最大10MHz的要求。對于建立和保持時(shí)間等參數要求，可通過(guò)軟件延時(shí)或定時(shí)器實(shí)現。由于在本系統的應用中，DSP在上電期間專(zhuān)注于CPLD的軟件更新，所以本文將采用軟件延時(shí)來(lái)實(shí)現這些參數要求，設計的JTAG口信號電平驅動(dòng)函數模塊代碼如下：

　　利用上述代碼，模擬實(shí)現的JTAG時(shí)鐘信號頻率為367.6kHz。

　　DSP在配置CPLD器件時(shí)，不斷從存儲在SRAM里的XSVF文件中讀出指令和參數，并根據不同的指令執行對應的操作。根據功能特點(diǎn)，XSVF文件中的指令主要包括：狀態(tài)轉移、指令移入、數據移入或移出和空閑等待這4類(lèi)指令。狀態(tài)轉移指令用于控制TAP狀態(tài)機進(jìn)入與下條XSVF指令操作對應的狀態(tài)中，在XSVF文件中，圖2中的每個(gè)狀態(tài)對應一個(gè)字節的編碼;指令移入用于將TDI上的指令代碼移入對應的指令寄存器;數據移入或移出指令可將TDI上的數據移入CPLD器件內部邏輯中，同時(shí)可以捕獲從TDO上移出的數據;空閑等待指令可提供移進(jìn)CPLD擦出指令或數據后等待內部邏輯成功響應需要的時(shí)間。

　　在上述設計的基礎上，設計通過(guò)串行方式的CPLD更新流程如圖5所示。

　　圖5中系統首先通過(guò)DSP的串行口接收CPLD的編程配置文件，接收完配置文件后，可在35s之內完成CPLD的軟件更新。在實(shí)際應用中，應用本文的更新方案，可根據需要很快實(shí)現不同的系統配置方案，如可選擇INS和GPS組合?；蚺c地磁組合等，無(wú)需重新更改硬件，便可配合多種傳感器，克服了通過(guò)常用PC機與下載線(xiàn)纜進(jìn)行軟件更新的弊端，避免了反復打開(kāi)、組裝系統等一系列的繁瑣工作，提高了現場(chǎng)調試的效率，從而提高了導航計算機系統的適應性。

　　4結語(yǔ)

　　通過(guò)硬件和軟件設計，本文實(shí)現了基于DSP的CPLD器件軟件更新的串行方式。目前已在本課題組研制的基于DSP和CPLD的嵌入式導航計算機系統中進(jìn)行了成功應用。該串行口更新方式相對常用的基于PC并口的編程方法，解決了并口轉JTAG口的下載線(xiàn)纜過(guò)長(cháng)而不能可靠對CPLD更新的問(wèn)題，同時(shí)可以實(shí)現CPLD器件在系統的遠端更新，避免了繁瑣的現場(chǎng)拆除板卡進(jìn)行軟件更新和升級的弊端，提高了系統的可維護性。另外，通過(guò)外加網(wǎng)絡(luò )接口，應用本文設計的軟件更新方案，還可實(shí)現CPLD器件的遠程更新。本文的設計對于嵌入式導航計算機系統的更新和升級具有較好的適用性，提高了系統應用的靈活性，可以應用到具有不同配置的多種導航系統中，也可以在一種導航計算機系統中通過(guò)對CPLD的不同配置來(lái)適應不同的傳感器和接口。