視頻分配器中提高信號完整性的方法

摘  要：本文通過(guò)對信號完整性問(wèn)題產(chǎn)生機理的分析，提出了一系列的解決方案。針對一個(gè)小型的VGA分配器的設計，結合合理的仿真模型說(shuō)明了確保良好信號完整性是高速電子系統實(shí)現的保證。

引言

　　處理高速電子系統的信號完整性問(wèn)題一直是比較難于處理的,特別是越來(lái)越多的芯片的工作頻率超過(guò)了100 MHz,信號的邊沿越來(lái)越陡(已達到ps級) ,這些高速器件性能的提高更增加了系統設計的難度。同時(shí),高速系統的體積不斷減小使得PCB板的密度迅速提高。信號完整性問(wèn)題已經(jīng)成為新一代高速產(chǎn)品設計中越來(lái)越值得注意的問(wèn)題。

信號完整性問(wèn)題的產(chǎn)生

　　信號完整性(SI)是指信號在電路中以正確的時(shí)序和電壓作出響應的能力。從廣義上講，信號完整性問(wèn)題表現為反射、串擾、地彈和延遲等。

反射

　　反射現象的原因是信號傳輸線(xiàn)的兩端沒(méi)有適當的阻抗匹配。信號功率的一部分經(jīng)傳輸線(xiàn)傳給了負載，另一部分則向源端反射。布線(xiàn)的幾何形狀、不適當的端接、經(jīng)過(guò)連接器的傳輸及電源平面不連續等因素均會(huì )導致信號反射。

串擾

　　信號串擾是沒(méi)有電氣連接的信號線(xiàn)之間的感應電壓和感應電流產(chǎn)生的電磁耦合現象。這種耦合會(huì )使信號線(xiàn)起到天線(xiàn)的作用，其電容性耦合引發(fā)耦合電流，感性耦合引發(fā)耦合電壓，并且隨著(zhù)時(shí)鐘速度的升高和設計尺寸的減小而加大。由于信號線(xiàn)上的交變信號電流通過(guò)時(shí)，會(huì )產(chǎn)生交變磁場(chǎng)，處于磁場(chǎng)中的其它信號線(xiàn)會(huì )感應出信號電壓。在低頻段，導線(xiàn)間的耦合可以建立為耦合電容模型；在高頻段，可以建立為L(cháng)C集中參數導線(xiàn)或傳輸線(xiàn)模型。另外，PCB板層的參數、信號線(xiàn)間距、驅動(dòng)端和接收端的電氣特性以及信號線(xiàn)端接方式對串擾都有一定的影響。

地彈

　　主要是源于電源路徑以及ＩＣ封裝所造成的分布電感的存在。當系統的速度愈快，同時(shí)轉換邏輯狀態(tài)的Ｉ／Ｏ引腳個(gè)數愈多時(shí)，會(huì )產(chǎn)生較大的瞬態(tài)電流，導致電源線(xiàn)上和地線(xiàn)上電壓波動(dòng)和變化，這就是平時(shí)所說(shuō)的接地反彈。接地反彈噪聲會(huì )造成系統的邏輯運作產(chǎn)生誤動(dòng)作。

延遲

　　延遲是指信號在PCB板的導線(xiàn)上以有限的速度傳輸，信號從發(fā)送端到達接收端的傳輸延遲。信號的延遲會(huì )對系統的時(shí)序產(chǎn)生影響，在高速數字系統中，傳輸延遲主要取決于導線(xiàn)的長(cháng)度和導線(xiàn)周?chē)橘|(zhì)的介電常數。

確保信號完整性的方法

改善反射

　　反射是產(chǎn)生干擾的幾個(gè)重要來(lái)源之一。為改善因線(xiàn)路的阻抗不匹配而造成反射的現象，可以選擇采用布線(xiàn)拓撲和終端匹配的辦法。

　　利用適當的布線(xiàn)拓撲法來(lái)改善反射現象，通常不需要增添額外的電子組件。常見(jiàn)的布線(xiàn)拓撲法有:樹(shù)狀法、菊鏈法、星狀法和回路法，如圖１所示。其中樹(shù)狀法是最差的布線(xiàn)法，它所造成的反射量最大，易產(chǎn)生額外的負載效應和振鈴現象；菊鏈法是比較好的布線(xiàn)法，適合于地址或數據總線(xiàn)以及并聯(lián)終端的布線(xiàn)；星狀法適合串聯(lián)終端的布線(xiàn)，但條件是輸出緩沖器(驅動(dòng)器)必須是低輸出阻抗以及具有較高的驅動(dòng)能量；回路法基本上與菊鏈法類(lèi)似，但是回路法會(huì )耗費較多的回路面積，對于共模噪聲的免疫能力較差。

圖 1布線(xiàn)的拓撲方式

　　除了布線(xiàn)拓撲法，為克服反射現象的干擾，終端匹配是最有效的方法。傳輸線(xiàn)的特性阻抗一般是定值。對于ＣＭＯＳ電路而言，信號的驅動(dòng)端的輸出阻抗比較小，而接收端的輸入阻抗比較大?？梢栽谛盘栕詈蟮慕邮斩似ヅ湟粋€(gè)電阻，這樣匹配和接收端并聯(lián)的結果就可以和傳輸線(xiàn)的特性阻抗相匹配了，信號的性能得到了比較好的改善。

解決串擾

　　電路設計中,通常感性串擾要比容性串擾大，所以可以重點(diǎn)考慮導體間的互感問(wèn)題。兩導體間的感性串擾系數C可以通過(guò)下式得出:

　　其中, 常數K 取決于信號的建立時(shí)間和信號線(xiàn)的干擾長(cháng)度(平行長(cháng)度)，H 為信號線(xiàn)到平板地層的距離， D 為兩干擾線(xiàn)的中心的距離。K 值的計算十分復雜,但由于它總是小于1 ,所以串擾系數的最壞情況為：

　　由上面兩式可知,減小串擾的主要途徑有:盡可能得增大線(xiàn)間距離(增大D ) ,盡可能得將信號線(xiàn)靠近地層(減小H ) ,減小兩線(xiàn)的平行長(cháng)度(減小K值) 。從實(shí)際的角度出發(fā),最可行的方法是增大線(xiàn)間距離。

圖2 視頻分配器結構圖

圖3 理想傳輸線(xiàn)模型

抑制接地反彈

　　要抑制接地反彈的影響，首先是減少ＩＣ封裝的分布電感。其次，是采用分布電感較小的ＩＣ封裝技術(shù)，表面貼片式封裝通常比ＤＩＰ封裝的接地反彈低３０％。然后是降低印刷電路板端的分布電感量。由于電感與導體的長(cháng)度成正比，與寬度成反比，所以在高速數字系統中容易出現反彈?？梢栽诶飳訑[放一個(gè)或一個(gè)以上的接地層，且接地層面積寬廣，可以減少其地端回路的電感量。另外，電路設計時(shí)應盡可能避免讓某個(gè)邏輯門(mén)驅動(dòng)太多的負載。因為在數字電路中，若有多個(gè)并聯(lián)的邏輯裝置，總輸入電容是每個(gè)邏輯裝置的輸入電容之和。

視頻分配器信號完整性分析

　　當把一路輸出視頻信號提供給多臺視頻設備使用時(shí)，就要考慮使用VGA視頻分配器。其實(shí)現方式主要有：晶體管放大驅動(dòng)多路輸出和集成芯片視頻分配器兩種。由于前者電源電壓低，電路的動(dòng)態(tài)范圍小，且高頻衰減較大，只能用在對這兩方面要求不高的場(chǎng)合。因此，為使所設計的分配器能夠實(shí)現高保真傳輸，本文采用集成芯片作為視頻驅動(dòng)。

　　采用15針VGA母插頭作為視頻信號輸入輸出接口，信號經(jīng)過(guò)VGA插頭后，分為行、場(chǎng)及R、G、B信號分別輸出。行、場(chǎng)信號經(jīng)過(guò)晶體管放大至輸出端，R、G、B信號經(jīng)集成芯片MAX4020視頻放大器驅動(dòng)和終端濾波網(wǎng)絡(luò )濾波后送至輸出端，如圖2所示。

　　MAX4020是單位增益放大器，+5V電源驅動(dòng)，輸出電流可達120mA。在VGA 分配器的設計中，信號完整性最突出的問(wèn)題就是阻抗匹配。理想傳輸線(xiàn)L被內阻為R0的數字信號驅動(dòng)源Vs驅動(dòng)，傳輸線(xiàn)的特性阻抗為Z0，負載阻抗為RL，如圖3所示。如果終端阻抗(B點(diǎn))跟傳輸線(xiàn)阻抗(A點(diǎn))不匹配，就會(huì )形成反射，反射回來(lái)的電壓幅值由負載反射系數ρL決定。ρL可由下式得出：

ρL=(RL-Z0)/(RL+Z0)

　　從終端反射回的電壓到達源端時(shí)，可再次反射回負載端，形成二次反射，此時(shí)反射電壓的幅值由源反射系數ρs決定，ρs可由下式得出：

ρs=(R0-Z0)/(R0+Z0)  

　　由上式可知，只要匹配電路的設計滿(mǎn)足源端阻抗R0等于傳輸線(xiàn)的特性阻抗Z0，或者負載阻抗RL等于傳輸線(xiàn)的特性阻抗Z0即可。

　　在實(shí)際的電路設計中一般都采用源端阻抗等于負載端阻抗的端接匹配方式 ，在負載端加入一下拉到地的電阻來(lái)實(shí)現匹配。由于系統負載阻抗為75Ω, 芯片輸出電阻為8Ω，因此，只要在源端串連一個(gè)67Ω的匹配電阻RTO即可。所插入的串行電阻阻值加上驅動(dòng)源的輸出阻抗應大于等于傳輸線(xiàn)阻抗(輕微過(guò)阻尼)。這種匹配方式使源端反射系數為零，從而抑制了從負載反射回來(lái)的信號。其優(yōu)點(diǎn)在于：每條線(xiàn)只需要一個(gè)端接電阻，無(wú)需與電源相連接，消耗功率小。實(shí)際調試中得到的圖像無(wú)重影、雪花，但稍有偏暗?！　≡蚴遣捎么硕私臃绞?，源端匹配電阻在輸出電路中分壓，從而導致圖像顯示偏暗。

　　對電路做如圖4所示的配置：在反饋端加一個(gè)接地電阻RG，從而放大電路的驅動(dòng)電壓。設計當中要注意反饋電阻RF和輸入電阻RG的阻值選擇要符合系統配置。阻值過(guò)大會(huì )增加電壓噪聲，影響放大器的輸入容量，從而產(chǎn)生不必要的零極點(diǎn)，降低帶寬甚至產(chǎn)生振蕩。調試結果：圖像顯示與輸入相同?！　?/P>

仿真分析

　　在現代高速電路設計中，仿真分析工具能夠給設計者反饋準確、直觀(guān)的設計結果，便于提早發(fā)現隱患，及時(shí)修改，縮短設計時(shí)間，降低設計成本。

圖4 MAX4020配置原理圖

圖5 Hyperlynx仿真結果

　　BoardSim是HyperLynx公司開(kāi)發(fā)的仿真工具。BoardSim用于布線(xiàn)以后快速地分析設計中的信號完整性、電磁兼容性和串擾問(wèn)題，生成串擾強度報告，區分并解決串擾問(wèn)題。電路在沒(méi)有進(jìn)行阻抗匹配以及進(jìn)行阻抗匹配后的仿真結果如圖5所示?？梢钥吹?，沒(méi)有進(jìn)行阻抗匹配的電路示波器中接收端的電壓波形有很大的過(guò)沖和下沖，這樣在接收端IC 每個(gè)周期將會(huì )收到一個(gè)非常陡的時(shí)鐘信號，而且這樣的波形將會(huì )引起很強的電磁輻射。而進(jìn)行匹配的電路經(jīng)仿真發(fā)現信號完整性問(wèn)題得到了很好的解決。

結語(yǔ)

　　本文分析了高速電路設計中的信號完整性問(wèn)題，提出了改善信號完整性的一些措施，并結合一個(gè)VGA視頻分配器系統的設計過(guò)程，具體分析了改善信號完整性的方法。實(shí)踐證明，正確的電路設計結合合理的建模仿真是解決高速系統設計中信號完整性問(wèn)題的有效措施?！?BR>