高k柵介質(zhì)中電荷俘獲行為的脈沖特征分析
先進(jìn)CMOS器件高k柵技術(shù)的進(jìn)展
近年來(lái),高介電常數(高k)材料,例如鉿氧化物(HfO2)、鋯氧化物(ZrO2)、氧化鋁(Al2O3)以及它們的硅酸鹽由于能夠用作先進(jìn)CMOS工藝的柵介質(zhì)材料而受到人們的廣泛關(guān)注[1]。在高介電常數下,在實(shí)現相同大小電容的情況下,柵介質(zhì)可以做得比SiO2更厚。最終可以使漏電流降低幾個(gè)數量級。但是,其中仍然存在很多技術(shù)挑戰需要克服,例如Vt不穩定性[2-4],載流子溝道遷移率下降[5-9],長(cháng)期器件可靠性[10-13]等問(wèn)題。
妨礙高k柵實(shí)現的一個(gè)重要問(wèn)題就是俘獲電荷到這些介質(zhì)內部已有的陷阱中[14-15]。當晶體管開(kāi)啟時(shí),某些溝道載流子將在垂直電場(chǎng)的作用下累積到柵介質(zhì)中,導致閾值電壓發(fā)生偏移,漏極電流減小。徹底掌握電荷俘獲過(guò)程和有關(guān)機理是理解溝道遷移率下降和器件可靠性問(wèn)題的關(guān)鍵。但是,傳統的直流測試技術(shù)無(wú)法對這些機理進(jìn)行準確的特征分析。
直流特征分析技術(shù)的局限性
隨著(zhù)電荷被俘獲進(jìn)入柵介質(zhì),晶體管的閾值電壓將會(huì )由于柵電容內部電壓的存在而增大;因此,漏極電流將會(huì )減小。表面上看來(lái),電荷俘獲和去俘獲的時(shí)間強烈依賴(lài)于柵疊層的組成,即界面SiO2層和高k薄膜的物理厚度,以及工藝技術(shù)[16-18]。這一時(shí)間范圍從幾微秒到幾十毫秒不等[19]。電荷的去俘獲也與柵電壓和極性緊密相關(guān)。電荷俘獲具有很寬的動(dòng)態(tài)范圍,電壓與俘獲和去俘獲相關(guān),這些因素使得我們很難通過(guò)一種特征分析技術(shù)(尤其是直流技術(shù))完整地剖析柵介質(zhì)的內部結構。例如,常規方法在直流Vgs-Id或者高頻C-V測量過(guò)程中采用雙掃描的方式。這些技術(shù)反反復復加載傾斜的柵電壓,同時(shí)測量漏極電流或者柵電容。如果得到的I-V或者C-V曲線(xiàn)上出現了磁滯現象,那么顯然表明柵疊層內部存在著(zhù)電荷俘獲。
這種方法的問(wèn)題在于磁滯的大小與測量時(shí)間密切相關(guān)。直流I-V測試過(guò)程中測得的磁滯與C-V測試中的磁滯是不同的,因為二者的測量時(shí)間可能相差很大。通過(guò)不同速度的雙掃描C-V測量即可說(shuō)明這一點(diǎn)(如圖1所示)。測試速度與儀器密切相關(guān),是不易控制的。即使能夠控制測試速度,也沒(méi)有一種模型能夠定量地說(shuō)明在測試過(guò)程中柵介質(zhì)中真正俘獲了多少電荷;也就是說(shuō),磁滯無(wú)法對俘獲的電荷數量進(jìn)行量化,因為很大一部分快速瞬態(tài)俘獲可能在直流測量過(guò)程中喪失了。
完整內容下載,請點(diǎn)擊http://ec.eepw.com.cn/mfmember/showdocument/id/3103/userid/26895
評論