手把手課堂：簡(jiǎn)單MicroBlaze微控制器的理念

　　用于可對16位寬的軟件映射地址總線(xiàn)進(jìn)行解碼，以將不同的定制接口或外設連接至微控制器。在插入片選 (Chip Select) 兩個(gè)時(shí)鐘周期后對讀取數據進(jìn)行采樣。

　　一些預配置的版本可提供串行16450 UART選項。波特率在軟件中進(jìn)行編程，以保持UART獨立于時(shí)鐘輸入。調試選擇可使用內部FPGA資源，并直接連接至FPGA JTAG接口，從而通過(guò)常規FPGA下載線(xiàn)纜實(shí)現應用調試。

　　FPGA設計流程

　　FPGA設計流程遵循如圖3所示的標準ISE FPGA實(shí)施流程。您可在FPGA設計中的任何層級級別上通過(guò)Verilog或VHDL創(chuàng )建微控制器實(shí)例。

　　使用兩個(gè)與硬件相關(guān)的文件 —— 微控制器網(wǎng)表 (smm.ngc) 和Block RAM存儲器映射文件 (smm.bmm) —— 即能完成FPGA的實(shí)施，用戶(hù)既不必費心學(xué)習新的工具，也不用使用復雜的腳本流程。FPGA嵌入式設計從未如此的簡(jiǎn)單易行。微控制器配置之間的切換非常簡(jiǎn)單，只需替換所需的網(wǎng)表文件，然后重新實(shí)施FPGA即可。

　　運行實(shí)施工具后， 將額外生成一個(gè)文件，指示微控制器所使用 (smm_bd.bmm) 的Block RAM的物理位置。