<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> matlab-dsp

DSP+FPGA結構在雷達模擬系統中的應用

  • 1 引言隨著(zhù)信息技術(shù)革命的深入和計算機技術(shù)的飛速發(fā)展,低速、低可靠性的單片機以及小規模的集成電路已經(jīng)越來(lái)越不能滿(mǎn)足需要,正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面,數字信號處理技術(shù)逐漸地發(fā)展
  • 關(guān)鍵字: FPGA  DSP  雷達模擬  系統    

基于DSP和ARM9的汽車(chē)縱向碰撞預警系統設計

  • 引言利用圖像傳感器感知前方道路交通環(huán)境與障礙物位置,實(shí)現安全車(chē)距測量,對處于碰撞危險的汽車(chē)及時(shí)報警有利于減少交通事故,提高道路交通安全。由于理論計算的安全車(chē)距首先要以保障安全為前提,經(jīng)常與駕駛員在行駛
  • 關(guān)鍵字: ARM9  DSP  汽車(chē)  碰撞預警    

飛思卡爾宏蜂窩產(chǎn)品完善QorIQ Qonverge片上基站組合

  • 飛思卡爾在其QorIQ Qonverge產(chǎn)品線(xiàn)上增加了宏蜂窩片上系統解決方案,推出了業(yè)界首個(gè)基于通用架構的片上基站組合。飛思卡爾新的 QorIQ Qonverge B4420 基帶處理器可提供較高的吞吐量,允許最多 250 位用戶(hù)同時(shí)進(jìn)行多模操作,且支持LTE、LTE高級和WCDMA(HSPA+)標準。
  • 關(guān)鍵字: 飛思卡爾  B4420  宏蜂窩  DSP  201210  

Altera在28-nm FPGA上測試復數高性能浮點(diǎn)數字信號處理設計

  • Altera公司 (NASDAQ: ALTR)日前宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復數高性能浮點(diǎn)數字信號處理(DSP)設計。獨立技術(shù)分析公司Berkeley設計技術(shù)有限公司(BDTI)驗證了能夠在A(yíng)ltera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現Altera浮點(diǎn)DSP設計流程,同時(shí)驗證了要求較高的浮點(diǎn)DSP應用的性能。
  • 關(guān)鍵字: Altera  FPGA  DSP  

基于DSP的有源降噪系統分析與研究

  • 基于DSP的有源降噪系統分析與研究,在科技迅猛發(fā)展的今天,人們在享受現代科技給人類(lèi)帶來(lái)的種種便利之時(shí),也面臨著(zhù)日益嚴重的污染問(wèn)題,在這些污染中,噪聲是直接危害人們身心健康的污染源之一。在工業(yè)生產(chǎn)、公共交通、宇航、通訊等人類(lèi)生活的各方面均
  • 關(guān)鍵字: 分析  研究  系統  降噪  DSP  有源  基于  

基于DSP的程序加密保護體制設計

  • 基于DSP的程序加密保護體制設計,目前,DSP以其卓越的性能、獨有的特點(diǎn),已經(jīng)成為通信、計算機、消費類(lèi)電子產(chǎn)品等領(lǐng)域的基礎器件。同時(shí),隨著(zhù)對知識產(chǎn)權的重視,在利用DSP進(jìn)行產(chǎn)品設計時(shí),如何保護自己的成果,防止破譯者竊取,也成為設計者工作在一
  • 關(guān)鍵字: 體制  設計  保護  加密  DSP  程序  基于  

DSP在無(wú)刷直流電機控制中的應用簡(jiǎn)介

  • DSP在無(wú)刷直流電機控制中的應用簡(jiǎn)介,1 概述本文采用TI公司推出的240XDSP作為無(wú)刷直流電機全數字控制核心,組成的伺服系統只需要很少的系統元件。TMS320F240X是美國TI公司推出的高性能16位數字信號處理器(DSP),是專(zhuān)門(mén)為電機的數字化控制而設計的。這種D
  • 關(guān)鍵字: 應用  簡(jiǎn)介  控制  電機  直流  DSP  BLDC  

基于DSP的FPGA衛星測控多波束系統設計

  • 基于DSP的FPGA衛星測控多波束系統設計,一、引言衛星測控多波束系統主要針對衛星信號實(shí)施測控,它包括兩個(gè)方面:信號波達方向(DOA)的估計和數字波束合成。波達方向的估計是對空間信號的方向分布進(jìn)行超分辨估計,提取空間源信號的參數如方位角、仰角等。數字
  • 關(guān)鍵字: 系統  設計  衛星  FPGA  DSP  基于  

現代通信系統與DSP實(shí)驗平臺簡(jiǎn)介

  • 現代通信系統與DSP實(shí)驗平臺簡(jiǎn)介,1 引言近些年來(lái),通信電子技術(shù)和計算機技術(shù)發(fā)展較快,不斷推陳出新,尤其是無(wú)線(xiàn)電通信技術(shù)在近幾年得到了迅猛發(fā)展。針對日新月異的新技術(shù),大中專(zhuān)院校通信類(lèi)專(zhuān)業(yè)的理論課程及教學(xué)方式也需不斷更新,才能跟上時(shí)代發(fā)展
  • 關(guān)鍵字: 平臺  簡(jiǎn)介  實(shí)驗  DSP  通信  系統  現代  

DSP處理器與FLASH存儲器的接口技術(shù)

  • DSP處理器與FLASH存儲器的接口技術(shù),DSP是針對實(shí)時(shí)數字信號處理而設計的數字信號處理器,由于它具有計算速度快、體積小、功耗低的突出優(yōu)點(diǎn),非常適合應用于嵌入式實(shí)時(shí)系統。FLASH存儲器是新型的可電擦除的非易失性只讀存儲器,屬于EEPROM器件,與其它的
  • 關(guān)鍵字: 接口  技術(shù)  存儲器  FLASH  處理器  DSP  

基于嵌入式DSP的視頻編解碼分析

  • 基于嵌入式DSP的視頻編解碼分析,通用視頻標準和編解碼器聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編碼專(zhuān)家組(Video Coding Experts Group, VCEG)和ISO/IEC運動(dòng)圖像專(zhuān)家組(Moving Picture Experts Group, MPEG)組成。VCEG開(kāi)發(fā)自愿性標準,用于
  • 關(guān)鍵字: 解碼  分析  視頻  DSP  嵌入式  基于  

選用合適DSP元件進(jìn)行低功率設計的方法與技巧

  • 選用合適DSP元件進(jìn)行低功率設計的方法與技巧,許多嵌入式處理器都宣稱(chēng)它們的功耗最低。但是事實(shí)上沒(méi)有一顆元件能在所有的應用中保持最低功耗,因為低功耗的定義與應用環(huán)境習習相關(guān),適合某種應用的晶片設計很可能會(huì )給另一種應用帶來(lái)難題??蓴y式應用多半是根據電
  • 關(guān)鍵字: 設計  方法  技巧  功率  進(jìn)行  合適  DSP  元件  選用  

基于FPGA和DSP技術(shù)某型飛機總線(xiàn)系統通訊軟件的設計

  • 在分析某型飛機MILSTD1553B數據總線(xiàn)系統構成的基礎上,結合其通信協(xié)議與其消息傳輸格式,建立了某型飛機總線(xiàn)系統通訊層次結構,并運用FPGA和DSP技術(shù)設計了此型飛機總線(xiàn)系統通訊軟件。目前,隨著(zhù)工藝和技術(shù)的進(jìn)步,集
  • 關(guān)鍵字: FPGA  DSP  飛機  總線(xiàn)系統    

雙DSP電機控制的數字平臺設計

  • 摘要:直接轉矩控制目前已經(jīng)應用到同步機和異步機的各種控制系統中,由于其采用BangBang控制,長(cháng)控制周期將導致大電流和大的轉矩脈動(dòng)這兩個(gè)突出問(wèn)題,要使控制性能更為優(yōu)越必然對控制周期提出更高的要求。提高控制
  • 關(guān)鍵字: 平臺  設計  數字  控制  電機  DSP  

安森美推出Rhythm R3710預配置DSP系統

  • 應用于高能效電子產(chǎn)品的首要高性能硅方案供應商安森美半導體(ON Semiconductor,美國納斯達克上市代號:ONNN)推出新的預配置數字信號處理(DSP)系統Rhythm? R3710,專(zhuān)為用于耳道內不可見(jiàn)(IIC)助聽(tīng)器設備而設計。
  • 關(guān)鍵字: 安森美  DSP  R3710  
共4240條 69/283 |‹ « 67 68 69 70 71 72 73 74 75 76 » ›|

matlab-dsp介紹

您好,目前還沒(méi)有人創(chuàng )建詞條matlab-dsp!
歡迎您創(chuàng )建該詞條,闡述對matlab-dsp的理解,并與今后在此搜索matlab-dsp的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

MATLAB-DSP    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>