EEPW首頁(yè) >>
主題列表 >>
.verilog.hdl.
.verilog.hdl. 文章 進(jìn)入.verilog.hdl.技術(shù)社區
基于Nios在液晶屏和觸摸屏顯示實(shí)驗
- 1. 實(shí)驗內容通過(guò)本實(shí)驗了解觸摸屏的觸摸原理和顯示原理，能夠在液晶屏上開(kāi)發(fā)應用。本實(shí)驗要求：1. 將存儲在Flash中的一幅圖像顯示在液晶屏上。2. 將用戶(hù)在觸摸屏上觸摸的坐標顯示在8段數碼管上。2. 實(shí)驗原理2.1 液晶屏的基本原理液晶顯示是目前最常用的顯示方式，無(wú)論是簡(jiǎn)單的黑白顯示還是高清晰度的數字電視，大量使用了液晶顯示。液晶屏的基本物理原理是：液晶分子在不通電時(shí)排列混亂，阻止光線(xiàn)通過(guò)；當液晶上加一定電壓時(shí)，分子便會(huì )重新垂直排列，使光線(xiàn)能直射出去，從而可以在液晶陣列上顯示不同的圖形。本實(shí)驗使用的液晶
- 關(guān)鍵字： Nios II Verilog 觸摸屏
NIOS II系統入門(mén)實(shí)驗
- 1. 實(shí)驗內容通過(guò)本實(shí)驗熟悉SOPC Builder和NIOS IDE的開(kāi)發(fā)環(huán)境及開(kāi)發(fā)流程，了解NIOS II的基本結構，能夠利用SOPC Builder和NIOS IDE實(shí)現簡(jiǎn)單的NIOS II系統和應用程序。本實(shí)驗要求利用SOPC Builder創(chuàng )建一個(gè)簡(jiǎn)單的NIOS II系統，這個(gè)簡(jiǎn)單的NIOSII 系統括NIOS核、片內SRAM及PIO口；利用NIOS II IDE創(chuàng )建一個(gè)簡(jiǎn)單應用程序，能夠點(diǎn)亮核心板上的LED等。2. 實(shí)驗步驟2.1 NiosⅡ硬件設置1. 工程建立：首先在Quartus II中
- 關(guān)鍵字： Nios II uClinux 操作系統 Verilog
如何在Nios II系統運行uClinux操作系統
- 1. 實(shí)驗內容通過(guò)本實(shí)驗了解如何建立復雜的NIOS II，如何在Nios II系統運行uClinux操作系統，以及在uClinux操作系統環(huán)境上開(kāi)發(fā)簡(jiǎn)單用戶(hù)應用程序。本實(shí)驗要求利用SOPC建立一復雜的NIOS II，通過(guò)NIOS II IDE配置uClinux，實(shí)現在uClinux在NIOS II上的運行。2. 實(shí)驗步驟2.1 NiosⅡ硬件設置1. 工程建立：首先在Quartus II新建一個(gè)名為uclinux的工程，工程建立之后在工具欄中點(diǎn)擊圖標，出現SOPC Builder對話(huà)框。在System N
- 關(guān)鍵字： Nios II uClinux 操作系統 Verilog
NMPSM3軟處理器
- NMPSM3概述在UCSC擴展學(xué)院上了第一門(mén)FPGA課后，我對這些設備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設計知識，可以構建自己的簡(jiǎn)單處理器。在了解了KCPSM（nanoblaze）之后，我開(kāi)始構建自己的處理器，并將其稱(chēng)為NMPSM（Nick Mikstas可編程狀態(tài)機）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內部結構也完全不同。NMPSM3是具有四個(gè)獨立中斷和一個(gè)復位的16位處
- 關(guān)鍵字： NMPSM3 FPGA Verilog
用FPGA實(shí)現各種數字濾波器
- FPGA濾波器實(shí)施概述本篇部分內容來(lái)自網(wǎng)站FPGA濾波器實(shí)現的一些項目，源于一位在校學(xué)生的學(xué)習和設計- 了解并在FPGA上實(shí)現幾種類(lèi)型的數字濾波器器，設計的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數學(xué)運算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現研究項目期間創(chuàng )建的Verilog源文件如下。FIR濾波器FIR濾波器是四個(gè)濾波器中最簡(jiǎn)單、最快的，它利用了預加器的對稱(chēng)性，而且使用加法器樹(shù)來(lái)最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
- 關(guān)鍵字： FPGA 濾波器 Verilog
Verilog HDL基礎知識9之代碼規范示例
- 2.Verilog HDL 代碼規范 模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
- 關(guān)鍵字： FPGA verilog HDL 代碼規范
Verilog HDL基礎知識9之代碼規范
- 1.RTL CODE 規范1.1標準的文件頭在每一個(gè)版塊的開(kāi)頭一定要使用統一的文件頭，其中包括作者名，模塊名，創(chuàng )建日期，概要，更改記錄，版權等必要信息。 統一使用以下的文件頭：其中*為必需的項目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
- 關(guān)鍵字： FPGA verilog HDL 代碼規范
Verilog HDL基礎知識8之綜合語(yǔ)句
- 可綜合語(yǔ)句1.要保證Verilog HDL賦值語(yǔ)句的可綜合性，在建模時(shí)應注意以下要點(diǎn)：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數不確定的循環(huán)語(yǔ)句，如forever、while等。5.不使用用戶(hù)自定義原語(yǔ)（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關(guān)鍵路徑的設計，一般不采用調用門(mén)級元件來(lái)描述設計的方法，建議采用行為語(yǔ)句來(lái)完成設計。8.用always過(guò)程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內部寄存器都應該能夠被復位，在使用FPGA實(shí)現設計時(shí)，應盡量使
- 關(guān)鍵字： FPGA verilog HDL 綜合語(yǔ)句
Verilog HDL基礎知識7之模塊例化
- Verilog使用模塊（module）的概念來(lái)代表一個(gè)基本的功能塊。一個(gè)模塊可以是一個(gè)元件，也可以是低層次模塊的組合。常用的設計方法是使用元件構建在設計中多個(gè)地方使用的功能塊，以便進(jìn)行代碼重用。模塊通過(guò)接口（輸入和輸出）被高層的模塊調用，但隱藏了內部的實(shí)現細節。這樣就使得設計者可以方便地對某個(gè)模塊進(jìn)行修改，而不影響設計的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開(kāi)始，關(guān)鍵字endmodule則必須出現在模塊定義的結尾。每個(gè)模塊必須具有一個(gè)模塊名，由它唯一地標識這個(gè)模塊。模塊的端口列表則描述
- 關(guān)鍵字： FPGA verilog HDL 模塊例化
Verilog HDL基礎知識6之語(yǔ)法結構
- 雖然 Verilog 硬件描述語(yǔ)言有很完整的語(yǔ)法結構和系統，這些語(yǔ)法結構的應用給設計描述帶來(lái)很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語(yǔ)法結構是不能與實(shí)際硬件電路對應起來(lái)的，比如 for 循環(huán)，它是不能映射成實(shí)際的硬件電路的，因此，Verilog 硬件描述語(yǔ)言分為可綜合和不可綜合語(yǔ)言。下面我們就來(lái)簡(jiǎn)單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫(xiě)的Verilog代碼能夠被綜合器轉化為相應的電路結構。因此，我們常用可綜合語(yǔ)句來(lái)描述數字硬件電路。(2) 所
- 關(guān)鍵字： FPGA verilog HDL 語(yǔ)法結構
Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值
- 阻塞賦值語(yǔ)句串行塊語(yǔ)句中的阻塞賦值語(yǔ)句按順序執行，它不會(huì )阻塞其后并行塊中語(yǔ)句的執行。阻塞賦值語(yǔ)句使用“=”作為賦值符。 例子 阻塞賦值語(yǔ)句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行為語(yǔ)句必須放在 initial 或 always 塊內部 initial begin x
- 關(guān)鍵字： FPGA verilog HDL 阻塞賦值 非阻塞賦值
Verilog HDL基礎知識4之wire & reg
- 簡(jiǎn)單來(lái)說(shuō)硬件描述語(yǔ)言有兩種用途：1、仿真，2、綜合。對于wire和reg，也要從這兩個(gè)角度來(lái)考慮。\從仿真的角度來(lái)說(shuō)，HDL語(yǔ)言面對的是編譯器（如Modelsim等），相當于軟件思路。 這時(shí)： wire對應于連續賦值，如assignreg對應于過(guò)程賦值，如always，initial\從綜合的角度來(lái)說(shuō)，HDL語(yǔ)言面對的是綜合器（如DC等），要從電路的角度來(lái)考慮。 這時(shí)：1、wire型的變量綜合出來(lái)一般是一根導線(xiàn)；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b
- 關(guān)鍵字： FPGA verilog HDL wire reg
Verilog HDL基礎知識3之抽象級別
- Verilog可以在三種抽象級別上進(jìn)行描述：行為級模型、RTL級模型和門(mén)級模型。行為級（behavior level）模型的特點(diǎn)如下。1、它是比較高級的模型，主要用于testbench。2、它著(zhù)重于系統行為和算法描述，不在于系統的電路實(shí)現。3、它不可以綜合出門(mén)級模型。4、它的功能描述主要采用高級語(yǔ)言結構，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級（register tr
- 關(guān)鍵字： FPGA verilog HDL 抽象級別
Verilog HDL基礎知識2之運算符
- Verilog HDL 運算符介紹算術(shù)運算符首先我們介紹的是算術(shù)運算符，所謂算術(shù)邏輯運算符就是我們常說(shuō)的加、減、乘、除等，這類(lèi)運算符的抽象層級較高，從數字邏輯電路實(shí)現上來(lái)看，它們都是基于與、或、非等基礎門(mén)邏輯組合實(shí)現的，如下。/是除法運算，在做整數除時(shí)向零方向舍去小數部分。%是取模運算，只可用于整數運算，而其他操作符既可用于整數運算，也可用于實(shí)數運算。例子：我們在生成時(shí)鐘的時(shí)候，必須需選擇合適的timescale和precision。當我們使用“PERIOD/2”計算延遲的時(shí)候，必須保證除法不會(huì )舍棄小數部
- 關(guān)鍵字： FPGA verilog HDL 運算符
Verilog HDL簡(jiǎn)介&基礎知識1
- Verilog 是 Verilog HDL 的簡(jiǎn)稱(chēng)，Verilog HDL 是一種硬件描述語(yǔ)言（HDL：Hardware Description Language），硬件描述語(yǔ)言是電子系統硬件行為描述、結構描述、數據流描述的語(yǔ)言。利用這種語(yǔ)言，數字電路系統的設計可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來(lái)表示極其復雜的數字系統。然后，利用電子設計自動(dòng)化（EDA)工具，逐層進(jìn)行仿真驗證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過(guò)自動(dòng)綜合工具轉換到門(mén)級電路網(wǎng)表。接下去，再用專(zhuān)用
- 關(guān)鍵字： FPGA verilog HDL EDA
.verilog.hdl.介紹
您好，目前還沒(méi)有人創(chuàng )建詞條.verilog.hdl.!
歡迎您創(chuàng )建該詞條，闡述對.verilog.hdl.的理解，并與今后在此搜索.verilog.hdl.的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對.verilog.hdl.的理解，并與今后在此搜索.verilog.hdl.的朋友們分享。 創(chuàng )建詞條
.verilog.hdl.電路
.verilog.hdl.相關(guān)帖子
.verilog.hdl.資料下載
.verilog.hdl.專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473