EEPW首頁(yè) >>
主題列表 >>
靜態(tài)時(shí)序
靜態(tài)時(shí)序 文章 進(jìn)入靜態(tài)時(shí)序技術(shù)社區
數字電路(fpga/asic)設計入門(mén)之靜態(tài)時(shí)序分析
- 靜態(tài)時(shí)序分析簡(jiǎn)稱(chēng)STA(Static Timming Analysis)，它提供了一種針對大規模門(mén)級電路進(jìn)行時(shí)序驗證的有效方法。它指需要更具電路網(wǎng)表的拓撲，就可以檢查電路設計中所有路徑的時(shí)序特性，測試電路的覆蓋率理論上可以達到100%，從而保證時(shí)序驗證的完備性;同時(shí)由于不需要測試向量，所以STA驗證所需時(shí)間遠小于門(mén)級仿真時(shí)間。但是，靜態(tài)時(shí)序分析也有自己的弱點(diǎn)，它無(wú)法驗證電路功能的正確性，所以這一點(diǎn)必須由RTL級的功能仿真來(lái)保證，門(mén)級網(wǎng)表功能的正確性可以用門(mén)級仿真技術(shù)，也可以用后面講到的形式驗證技術(shù)。值
- 關(guān)鍵字： fpga asic 靜態(tài)時(shí)序
片上系統芯片設計與靜態(tài)時(shí)序分析
- 摘 要 在集成電路設計技術(shù)已進(jìn)入第四代的今天，一個(gè)電子系統或分系統可以完全集成在一個(gè)芯片之上，即系統芯片（SO ...
- 關(guān)鍵字： 片上系統 靜態(tài)時(shí)序
| 共2條 1/1 1 |
靜態(tài)時(shí)序介紹
您好，目前還沒(méi)有人創(chuàng )建詞條靜態(tài)時(shí)序!
歡迎您創(chuàng )建該詞條，闡述對靜態(tài)時(shí)序的理解，并與今后在此搜索靜態(tài)時(shí)序的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對靜態(tài)時(shí)序的理解，并與今后在此搜索靜態(tài)時(shí)序的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473