虛擬實(shí)驗設計 文章 進(jìn)入虛擬實(shí)驗設計技術(shù)社區

使用虛擬實(shí)驗設計加速半導體工藝發(fā)展

• 摘要：虛擬DOE能夠降低硅晶圓測試成本，并成功降低DED鎢填充工藝中的空隙體積實(shí)驗設計(DOE)是半導體工程研發(fā)中一個(gè)強大的概念，它是研究實(shí)驗變量敏感性及其對器件性能影響的利器。如果DOE經(jīng)過(guò)精心設計，工程師就可以使用有限的實(shí)驗晶圓及試驗成本實(shí)現半導體器件的目標性能。然而，在半導體設計和制造領(lǐng)域，DOE（或實(shí)驗）空間通常并未得到充分探索。相反，人們經(jīng)常使用非常傳統的試錯方案來(lái)挖掘有限的實(shí)驗空間。這是因為在半導體制造工藝中存在著(zhù)太多變量，如果要充分探索所有變量的可能情況，需要極大的晶圓數量和試驗成本。在這種
• 關(guān)鍵字： 虛擬實(shí)驗設計  半導體工藝