EEPW首頁(yè) >>
主題列表 >>
并行流水線(xiàn)
并行流水線(xiàn) 文章 進(jìn)入并行流水線(xiàn)技術(shù)社區
10Gbps線(xiàn)速轉發(fā)引擎的并行流水線(xiàn)設計與實(shí)現
- 設計了一種基于FPGA平臺的并行處理流水線(xiàn)結構，配合高速查表，可支持10Gbps接口的報文轉發(fā)。該設計已應用在國家863計劃重大課題“可擴展到T比特的高性能IPv4/v6路由器基礎平臺及實(shí)驗系統”中,并通過(guò)測試。
- 關(guān)鍵字： 并行流水線(xiàn) 高速查表 FPGA
基于并行流水線(xiàn)結構的可重配FIR濾波器的FPGA實(shí)現
- 1 并行流水結構FIR的原理 在用FPGA或專(zhuān)用集成電路實(shí)現數字信號處理算法時(shí)，計算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。實(shí)際應用FIR濾波器時(shí)，要獲得良好的濾波效果，濾波器的階數可能會(huì )顯著(zhù)增加，有時(shí)可能會(huì )多達幾百階。因此，有必要在性能和實(shí)現復雜性之間做出選擇，也就是選擇不同的濾波器實(shí)現結構。這里運用并行流水線(xiàn)結構來(lái)實(shí)現速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線(xiàn)結構是提高系統吞吐率的一項強大的實(shí)現技術(shù)，并且不需要大量重復設置硬件。流水線(xiàn)的類(lèi)型主要分為兩種：算術(shù)流水線(xiàn)和指令流水線(xiàn)
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線(xiàn) 單片機 可重配 嵌入式系統
| 共2條 1/1 1 |
并行流水線(xiàn)介紹
您好，目前還沒(méi)有人創(chuàng )建詞條并行流水線(xiàn)!
歡迎您創(chuàng )建該詞條，闡述對并行流水線(xiàn)的理解，并與今后在此搜索并行流水線(xiàn)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對并行流水線(xiàn)的理解，并與今后在此搜索并行流水線(xiàn)的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473