容錯文章進(jìn)入容錯技術(shù)社區

雙機容錯實(shí)時(shí)嵌入式系統設計與分析

雙機容錯實(shí)時(shí)嵌入式系統設計與分析,為滿(mǎn)足對安全關(guān)鍵領(lǐng)域日益增長(cháng)的可靠性需求，提出一種基于松耦合多處理器體系結構的雙機容錯實(shí)時(shí)嵌入式系統設計方案。該方案無(wú)縫整合了計算機硬件級
關(guān)鍵字：設計分析系統嵌入式容錯實(shí)時(shí) 雙機

摘要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時(shí)鐘同步技術(shù)，由總線(xiàn)表決模塊實(shí)現系統的容錯處理，硬件判決模塊實(shí)現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進(jìn)行復雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統的可靠性。關(guān)鍵詞：容錯；磁軸承；控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉子懸浮起來(lái)的一種新型高性能軸承，具有無(wú)接觸、無(wú)摩擦、高速度、高精度、不需潤滑和密封等一系列特點(diǎn)，在交通、超高速超精密加工
關(guān)鍵字： CPLD DSP 磁軸承控制器容錯