EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入 fpga技術(shù)社區
FPGA：圖形 LCD 面板- 視頻發(fā)生器
- 圖形 LCD 面板 2 - 視頻發(fā)生器在能夠在面板上顯示任何內容之前，我們需要生成視頻同步信號（H-sync 和 V-sync）。本項目使用的液晶屏具有以下特點(diǎn)：?jiǎn)紊?，分辨率?480x320（約 150000 像素）。同步接口，4位數據接口（每個(gè)時(shí)鐘輸入4個(gè)像素）。沒(méi)有屏幕外時(shí)間。使用 4 位數據輸入時(shí)，我們需要水平 480/4=120 個(gè)時(shí)鐘。使用 320 行，一個(gè)完整的視頻幀需要 120x320=38400 個(gè)時(shí)鐘。代碼如下所示：parameter ScreenWidth =&n
- 關(guān)鍵字： FPGA 圖形LCD面板 視頻發(fā)生器
FPGA：圖像化LCD屏-介紹
- 圖形LCD面板使用數字接口，易于與FPGA連接。不同的接口圖形 LCD 面板有 2 種風(fēng)格：具有類(lèi)似視頻的界面具有類(lèi)似 CPU 外設的接口1.類(lèi)似視頻的界面2. 類(lèi)似CPU外設的接口優(yōu)勢低成本和廣泛可用（例如用于筆記本電腦）易于通過(guò) FPGA 進(jìn)行控制自由顯示的內容（幀緩沖/動(dòng)態(tài)視頻/精靈/硬件鼠標光標......或這些的任意組合）易于連接到微控制器幀緩沖存儲器集成在面板上弊端需要視頻控制器（FPGA 或專(zhuān)用芯片）需要一些外部存儲器（用于幀緩沖器、字符生成器等）更高的成本和更低的可用性?xún)H適用于幀緩沖器應用
- 關(guān)鍵字： FPGA 圖形LCD面板
Achronix:2024年全球“智能化”趨勢將帶來(lái)全新機遇
- Achronix Semiconductor中國區總經(jīng)理 郭道正Achronix 半導體公司是一家提供高性能、高密度FPGA方案的高科技公司，成立于2004 年。自2017 年第一季度實(shí)現盈利以來(lái)，其季度營(yíng)收由2016年第四季度的500萬(wàn)美元，一年后躍升至4000萬(wàn)美元，并成為當時(shí)世界上發(fā)展速度最快的半導體公司之一。2024年新年之際，正值Achronix半導體成立20周年，我們EEPW也有幸采訪(fǎng)到了Achronix中國區總經(jīng)理郭道正先生，讓我們站在A(yíng)chronix的視角上，回望過(guò)去的2023年，展望到來(lái)
- 關(guān)鍵字： Achronix FPGA 202401
FPGA：示波器 華麗的干涉圖案
- flashy 板的輸入帶寬遠高于 Nyquest 的最大理論值 40MHz（我們在這里使用的是時(shí)鐘頻率為 80MHz的 Flashy）。那么，如果我們向 Flashy 提供高于 40MHz 的信號會(huì )發(fā)生什么？測試設置測試裝置由一個(gè)直接連接到 Flashy 的HP8640B信號發(fā)生器組成。該發(fā)生器能夠產(chǎn)生高達550MHz的正弦波。干涉圖案首先，信號發(fā)生器關(guān)閉。我們應用一個(gè)1.000MHz的測試信號，并校準輸出。 讓我們在這里得到 7 個(gè)垂直除法。如果我們應用 80MHz 信號...跡線(xiàn)保持平坦（因為我們的采
- 關(guān)鍵字： FPGA 數字示波器
數字示波器 - 歷史、功能、屏幕截圖
- 軟件開(kāi)發(fā)早在 2003 年，該軟件就啟動(dòng)了。這是在設計周期開(kāi)始時(shí)獲取的第一批屏幕截圖之一。圖形用戶(hù)界面GUI 變化很快。這是更高版本。觸發(fā)器像所有普通示波器一樣，有 3 種觸發(fā)器：?jiǎn)未危猴@示一次跟蹤（發(fā)生觸發(fā)時(shí)）。與“手臂”按鈕配合使用。正常：每次觸發(fā)發(fā)生時(shí)顯示跟蹤，如果觸發(fā)器未發(fā)生，則不顯示任何內容。自動(dòng)：觸發(fā)時(shí)顯示跟蹤，如果半秒內沒(méi)有觸發(fā)，則仍然顯示跟蹤。堅持添加了持久性功能，可以一次記住和顯示多達 16 幀（它會(huì )淡化舊幀）。周期重建（“樣本等效時(shí)間”技術(shù)）一個(gè)有趣的功能是能夠顯示一個(gè)周期（周期信號）
- 關(guān)鍵字： FPGA 數字示波器
Flashy 采集板
- Flashy是一款高速模擬采集板。它通常與FPGA板一起使用，以創(chuàng )建數字示波器。這是一個(gè)單通道 Flashy（頂板），帶有 BNC 連接器和 Pluto-II（底板）。 該組合構成了單通道 100MSPS（每秒兆采樣數）數字示波器。Flashy 板有三種速度等級：具有ADC60的08060MHz振蕩器（典型工作頻率范圍為20MHz至70MHz）具有ADC100的08100MHz振蕩器（典型工作頻率范圍為20MHz至125MHz）125MHz/133MHz振蕩器，帶ADC08200（典型工作頻率范
- 關(guān)鍵字： FPGA 數字示波器 Flashy 采集板
FPGA：數字示波器 4 - 更多功能
- 現在示波器骨架已開(kāi)始工作，可以輕松添加更多功能。邊沿斜率觸發(fā)讓我們添加在上升沿或下降沿觸發(fā)的能力。 任何示波器都可以做到這一點(diǎn)。我們需要一點(diǎn)信息來(lái)決定我們想要觸發(fā)的方向。 讓我們使用 PC 發(fā)送的數據的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項讓我們添加控制觸發(fā)閾值的功能。 這是一個(gè) 8 位值。 然后我們需要水平采集速率控制、濾波控制...... 這需
- 關(guān)鍵字： FPGA 數字示波器
FPGA：數字示波器 2 - 雙端口 RAM
- FIFO使我們能夠非?？焖俚孬@得工作設計。但對于我們簡(jiǎn)單的示波器來(lái)說(shuō)，這有點(diǎn)矯枉過(guò)正。我們需要一種機制來(lái)存儲來(lái)自一個(gè)時(shí)鐘域（100MHz）的數據，并在另一個(gè)時(shí)鐘域（25MHz）中讀取數據。 一個(gè)簡(jiǎn)單的雙端口RAM就可以做到這一點(diǎn)。 缺點(diǎn)是兩個(gè)時(shí)鐘域之間的所有同步（FIFO為我們所做的）現在必須“手動(dòng)”完成。觸發(fā)“基于 FIFO”的示波器設計沒(méi)有明確的觸發(fā)機制。讓我們改變一下。 現在，每次從串行端口接收到字符時(shí)，示波器都會(huì )被觸發(fā)。 當然，這仍然不是一個(gè)非常有用的設計，但我們稍后會(huì )對其進(jìn)行改進(jìn)。我們使用“as
- 關(guān)鍵字： FPGA 數字示波器
FPGA：數字示波器 1 - 首款設計
- 以下是此處構建的內容：FPGA 接收兩個(gè)時(shí)鐘：一個(gè)緩慢的“系統”時(shí)鐘，固定在25MHz。ADC采樣時(shí)鐘（更快，假設100MHz），連接到ADC和FPGA。擁有這兩個(gè)時(shí)鐘為設計提供了靈活性。 但這也意味著(zhù)我們需要一種方法將信息從一個(gè)時(shí)鐘域傳輸到另一個(gè)時(shí)鐘域。 為了驗證硬件是否正常工作，讓我們走一條簡(jiǎn)單的路線(xiàn)，使用FIFO。 從ADC采集的樣本以全ADC速度（100MHz）存儲在FPGA FIFO中。然后，FIFO內容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發(fā)送。 最后，我們將串行輸出連
- 關(guān)鍵字： FPGA 數字示波器
FPGA：數字示波器
- 與模擬示波器相比，數字示波器具有許多優(yōu)勢，例如能夠捕獲單個(gè)事件，并顯示觸發(fā)前發(fā)生的情況。您只需將ADC和FPGA連接在一起，即可構建數字示波器。這種特殊設計使用100MHz閃存ADC，因此我們正在構建一個(gè)100MSPS（每秒兆采樣數）示波器。這種示波器設計很有意思，因為它展示了現代 FPGA 的強大和實(shí)用性。 但是，如果您不熟悉 FPGA 技術(shù)，請記住，這不是本網(wǎng)站上最容易理解的設計。HDL設計或者如何在FPGA內部創(chuàng )建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設計。HDL 第 2
- 關(guān)鍵字： FPGA 數字示波器
FPGA：SDRAM控制器
- 盡管現代 FPGA 包含內部存儲器，但可用存儲器量始終比專(zhuān)用存儲芯片低幾個(gè)數量級。 因此，許多FPGA設計人員將某種類(lèi)型的存儲器附加到他們的FPGA中也就不足為奇了。 特別是，SDRAM因其高速和低成本而成為非常受歡迎的存儲器。 不幸的是，它們不像靜態(tài)存儲器那樣容易控制，因此經(jīng)常使用SDRAM控制器。對于我們的控制器，我們的目標是可能是最簡(jiǎn)單的SDRAM：美光MT48LC1M16A1 16Mb傳統SDRAM。 我們的測試系統包括 Xylo-E、Xylo-EM 和 Xylo-LM（具有 16Mb
- 關(guān)鍵字： FPGA SDRAM控制器
FPGA：HDMI接口
- HDMI 是一種數字視頻接口，因此很容易從現代 FPGA 驅動(dòng)。讓我們看看它是如何工作的。連接器標準 HDMI 連接器有 19 個(gè)引腳。 在 19 個(gè)引腳中，有 8 個(gè)特別值得關(guān)注，因為它們形成 4 個(gè) TMDS 差分對來(lái)傳輸實(shí)際的高速視頻信息。TMDS 時(shí)鐘+ 和時(shí)鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡(jiǎn)單不過(guò)了......我們使用 8 個(gè) FPGA 引腳，配置為 4 個(gè)差分 TM
- 關(guān)鍵字： FPGA HDMI接口
fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條 fpga!
歡迎您創(chuàng )建該詞條，闡述對 fpga的理解，并與今后在此搜索 fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對 fpga的理解，并與今后在此搜索 fpga的朋友們分享。 創(chuàng )建詞條
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473