<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

嵌入式安全保密模塊的設計及在軟件版權保護中的應用

  • 本項目設計方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA),并通過(guò)高密計算返回安全認證碼,通過(guò)安全認證碼與密匙校驗,為用戶(hù)解決高密數據存儲、身份認證等很多安全問(wèn)題,這將為軟件版權的保護提供有效的途徑。
  • 關(guān)鍵字: 嵌入式安全保密模塊  軟件版權保護  FPGA  ESMF  

自變模無(wú)線(xiàn)電能傳輸全數字鎖相環(huán)

  • 針對無(wú)線(xiàn)電能傳輸頻率跟蹤設計中傳統鎖相環(huán)電路設計復雜、跟蹤速度慢、鎖相頻帶窄和無(wú)超前滯后環(huán)節,單獨模塊設計修改繁瑣等問(wèn)題,對自變模全數字鎖相環(huán)進(jìn)行改進(jìn), 與傳統的全數字鎖相環(huán)相比,該鎖相環(huán)采用可變模分頻器,使得中心頻率可變,鎖相范圍增大;通過(guò)前饋回路進(jìn)行鑒頻調頻,提高了鎖相速度;同時(shí),其環(huán)路濾波器采用比例積分結構,使得鎖相輸出無(wú)靜差且比例積分參數依據相位差自動(dòng)進(jìn)行調節;通過(guò)參數設置可調節輸出信號的相位。應用modelsim進(jìn)行仿真,并進(jìn)行實(shí)物驗證證實(shí)了該設計具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
  • 關(guān)鍵字: 全數字鎖相環(huán)  比例積分控制  FPGA  無(wú)線(xiàn)電能傳輸  201706  

基于FPGA助力高端存儲器接口設計

  •   高性能系統設計師在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)要力爭獲得更高性能,而存儲器接口設計則是一項艱巨挑戰。雙倍數據速率SDRAM和4倍數據速率SDRAM都采用源同步接口來(lái)把數據和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內部利用時(shí)鐘來(lái)鎖存數據,此舉可消除接口控制問(wèn)題(例如在存儲器和FPGA間的信號傳遞時(shí)間),但也為設計師帶來(lái)了必須解決的新挑戰?! £P(guān)鍵問(wèn)題之一就是如何滿(mǎn)足各種讀取數據捕捉需求以實(shí)現高速接口。隨著(zhù)數據有效窗越來(lái)越小,該問(wèn)題也益發(fā)重要;同時(shí),更具挑戰性的問(wèn)題是,如何讓接收到的時(shí)鐘與數據中心對準
  • 關(guān)鍵字: FPGA  存儲器  

FPGA在數字式心率計中的電路組成及工作原理

  •   心率計是常用的醫學(xué)檢查設備,實(shí)時(shí)準確的心率測量在病人監控、臨床治療及體育競賽等方面都有著(zhù)廣泛的應用。心率測量包括瞬時(shí)心率測量和平均心率測量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢,但記錄方便,因此這兩個(gè)參數在測量時(shí)都是必要的?! y量心率有模擬和數字兩種方法。模擬方法是在給定的時(shí)間間隔內計算R波(或脈搏波)的脈沖個(gè)數,然后將脈沖計數乘以一個(gè)適當的常數測量心率的。這種方法的缺點(diǎn)是測量誤差較大、元件參數調試困難、可靠性差。數字方法是先測量相鄰R波之間的時(shí)間,再
  • 關(guān)鍵字: FPGA  分頻  

關(guān)于FPGA原理圖設計之我見(jiàn)

  •   FPGA(Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對于傳統PC、單片機的開(kāi)發(fā)有很大不同。FPGA以并行運算為主,以硬件描述語(yǔ)言來(lái)實(shí)現;相比于PC或單片機(無(wú)論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別,也造成了FPGA開(kāi)發(fā)入
  • 關(guān)鍵字: FPGA  原理圖  

基于單片機和FPGA的簡(jiǎn)易數字存儲示波器設計

  •   與傳統模擬示波器相比.數字存儲示波器不僅具有可存儲波形、體積小、功耗低,使用方便等優(yōu)點(diǎn),而且還具有強大的信號實(shí)時(shí)處理分析功能。在電子測量領(lǐng)域,數字存儲示波器正在逐漸取代模擬示波器。但目前我國使用高性能數字存儲示波器主要依靠國外產(chǎn)品,而且價(jià)格昂貴。因此研究數字存儲示波器具有重要價(jià)值。借于此,提出了一種簡(jiǎn)易數字存儲示波器的設計方案,經(jīng)測試,性能優(yōu)良?! ? 數字存儲示波器基本工作原理  數字存儲示波器與模擬示波器不同在于信號進(jìn)入示波器后立刻通過(guò)高速A/D轉換器將模擬信號前端快速采樣,存儲其數字化
  • 關(guān)鍵字: 單片機  FPGA  

【E問(wèn)E答】FPGA門(mén)檻高 國內外哪些廠(chǎng)商能玩得轉?

  •   近幾年,全球半導體行業(yè)的關(guān)鍵詞就是:收購、兼并、重組,FPGA領(lǐng)域也發(fā)生了不小的變化。   三大FPGA(Field-Programmable Gate Array)廠(chǎng)商的收購關(guān)閉案:   Altera(阿爾特拉):2015年12月,全球第二大FPGA制造商Altera被芯片巨頭英特爾以167億美元完成收購,這也是英特爾歷史上最大的一起收購。   Lattice(萊迪思):2016年4月紫光宣布在公開(kāi)市場(chǎng)收購Lattice 6.07%股權,致使Lattice的股票股價(jià)大漲18%;2016年11月
  • 關(guān)鍵字: FPGA  Xilinx  

收購狂潮過(guò)后的FPGA市場(chǎng)格局

  • 隨著(zhù)深度學(xué)習的崛起,FPGA 市場(chǎng)再次風(fēng)起云涌。2015 年掀起了收購狂潮,2016 年至今的市場(chǎng)格局有沒(méi)有隨之變化?
  • 關(guān)鍵字: FPGA  Xilinx   

萊迪思半導體推出全新的嵌入式視覺(jué)開(kāi)發(fā)套件,適用于移動(dòng)相關(guān)的邊緣應用

  •   萊迪思半導體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應商,今日宣布推出全新的嵌入式視覺(jué)開(kāi)發(fā)套件,它是首款專(zhuān)為需要靈活的低成本、低功耗圖像處理架構的移動(dòng)相關(guān)系統設計優(yōu)化的開(kāi)發(fā)套件。這款獨一無(wú)二的解決方案是一個(gè)模塊化的平臺,采用萊迪思FPGA、ASSP以及可編程ASSP (pASSP)器件,能夠為工業(yè)、汽車(chē)以及消費電子市場(chǎng)上各類(lèi)嵌入式視覺(jué)解決方案提供靈活性和低功耗這兩者間的最佳平衡?! ∵@款全新的嵌入式視覺(jué)開(kāi)發(fā)套件充分利用萊迪思智能互連和加速產(chǎn)品系列的優(yōu)勢,為客戶(hù)提供全面集成的解決方案,可用于設
  • 關(guān)鍵字: 萊迪思  FPGA  

美高森美發(fā)布Libero SoC v11.8軟件為FPGA設計人員提供混合語(yǔ)言仿真和同級最佳調試功能

  •   致力于在功耗、安全、可靠性和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應商美高森美公司(Microsemi Corporation)發(fā)布Libero系統級芯片(SoC)軟件的 v11.8最新版本。這是一款綜合性可編程邏輯器件(FPGA)設計工具,具有混合語(yǔ)言仿真等重要性能改進(jìn),還有同級最佳調試功能,以及一個(gè)全新網(wǎng)表視圖。除此以外,美高森美還提供免費的 License,讓用戶(hù)評估美高森美基于Flash的FPGA和SoC FPGA器件?! ∶栏呱繪ibero&nbs
  • 關(guān)鍵字: 美高森美  FPGA  

兩大兩小廠(chǎng)商或易主或易“容” FPGA將何去何從?

  • FPGA廠(chǎng)商的易主或戰略的改變,也勢必影響FPGA本身的命運。雖然FPGA架構在不斷演進(jìn),但顯然步伐已在放緩。
  • 關(guān)鍵字: FPGA  Lattice  

【E問(wèn)E答】英特爾的CPU+FPGA能否打敗谷歌TPU?

  •   近日,英特爾宣布與科大訊飛達成技術(shù)合作,共同優(yōu)化在機器學(xué)習與深度學(xué)習領(lǐng)域的離線(xiàn)訓練與在線(xiàn)預測,并在上周舉辦電博會(huì )上進(jìn)行了展示。本文是網(wǎng)易智能對英特爾技術(shù)專(zhuān)家與科大訊飛深度學(xué)習平臺研發(fā)總監張致江的采訪(fǎng),值得一讀。   英特爾AI芯片技術(shù)布局:CPU+FPGA   據了解,2016年11月,英特爾和訊飛簽署了一個(gè)為期是三年的人工智能技術(shù)合作框架。英特爾與科大訊飛的技術(shù)合作涵蓋了深度學(xué)習的完整流程,包括數據采集,離線(xiàn)訓練(Traning),在線(xiàn)預測(Inferencing),采集新數據組,進(jìn)行新的離線(xiàn)訓
  • 關(guān)鍵字: 英特爾  FPGA  

【E課堂】幾組實(shí)用FPGA原理設計圖

  •   FPGA(Field-Programmable?Gate?Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對于傳統PC、單片機的開(kāi)發(fā)有很大不同。FPGA以并行運算為主,以硬件描述語(yǔ)言來(lái)實(shí)現;相比于PC或單片機(無(wú)論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別,也造成了FPGA開(kāi)發(fā)入
  • 關(guān)鍵字: FPGA  復位  

FPGA學(xué)習筆記之mif文件生成方法總結

  •   方法1:利用Quartus自帶的mif編輯器  優(yōu)點(diǎn):對于小容量RAM可以快速方便的完成mif文件的編輯工作,不需要第三方軟件的編輯;  缺點(diǎn):一旦數據量過(guò)大,一個(gè)一個(gè)的輸入會(huì )使人崩潰;  使用方法:在quartus中,【file】/【new】,選擇Memory?Initialization?file,彈出如下窗口:  Number?of?words:可尋址的存儲單元數,對于8bit地址線(xiàn),此處選擇256;  words?size:存儲單元寬度,8bi
  • 關(guān)鍵字: FPGA  mif  

詳解人工智能芯片 CPU/GPU/FPGA有何差異?

  • CPU與GPU在各自領(lǐng)域都可以高效地完成任務(wù),但當同樣應用于通用基礎計算領(lǐng)域時(shí),設計架構的差異直接導致了兩種芯片性能的差異。
  • 關(guān)鍵字: GPU  FPGA  
共6410條 92/428 |‹ « 90 91 92 93 94 95 96 97 98 99 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>