<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Altera推出最新StratixIIGXFPGA

Altera推出最新StratixIIGXFPGA

——
作者: 時(shí)間:2005-10-31 來(lái)源: 收藏
實(shí)現優(yōu)異的信號完整性
公司近日發(fā)布Stratix? II GX——第三代帶有嵌入式串行收發(fā)器的FPGA。Stratix II GX FPGA針對最佳信號完整性進(jìn)行設計,為日益增長(cháng)的高速串行收發(fā)器應用和協(xié)議提供了完整的可編程解決方案。Stratix II GX FPGA整合了業(yè)界速度最快、密度最高的FPGA架構,低功耗收發(fā)器數量高達20個(gè),工作速率在622 Mbps至6.375 Gbps之間,滿(mǎn)足了當今和未來(lái)高速設計的需求。
根據客戶(hù)需求和今后的協(xié)議發(fā)展趨勢,仔細選擇了Stratix II GX收發(fā)器的數據范圍。收發(fā)器模塊全面支持多種廣泛應用的協(xié)議,包括PCI Express、串行數據接口(SDI)、XAUI、SONET、千兆以太網(wǎng)、SerialLite II、Serial RapidIO?和通用電氣接口6 Gbps長(cháng)距離和短距離(CEI-6G-LR/SR)等,節省了寶貴的邏輯資源,簡(jiǎn)化了協(xié)議支持。此外,設計人員利用完整的系統解決方案(包括知識產(chǎn)權(IP)、系統模型、參考設計、信號完整性工具和支持附件等),可迅速高效的完成設計。
Stratix II GX特性
Stratix II GX FPGA所具有的特性可幫助設計人員簡(jiǎn)化其高速協(xié)議系統設計。這些特性包括:
?    多吉比特收發(fā)器模塊:Stratix II GX FPGA提供20個(gè)全雙工通道,直接工作在622 Mbps至6.375 Gbps之間,采用過(guò)采樣技術(shù),可工作在270Mbps上。
?    信號完整性:Stratix II GX收發(fā)器采用片內動(dòng)態(tài)可編程發(fā)送預加重、接收均衡和輸出電壓控制技術(shù)優(yōu)化眼圖。而且,通過(guò)改進(jìn)的封裝和芯片設計優(yōu)化技術(shù),可設計實(shí)現標準I/O同類(lèi)最佳的信號完整性。
?    低功耗收發(fā)器:Stratix II GX FPGA收發(fā)器每通道6.375 Gbps時(shí),功耗僅為225 mW,不到最相近競爭FPGA的一半。
?    靈活的收發(fā)器PLL和時(shí)鐘模式:Stratix II GX FPGA在四個(gè)區域布置其收發(fā)器,每個(gè)由兩個(gè)不同的時(shí)鐘源驅動(dòng),每個(gè)時(shí)鐘源可采用一個(gè)高速和一個(gè)低速鎖相環(huán)(PLL)。這種時(shí)鐘和PLL組合支持四種不同的數據速率,與競爭器件采用的單個(gè)PLL相比,能夠極大的降低功耗。
?    等價(jià)邏輯單元(LE)數量高達132,540,嵌入式存儲器達到6.7 Mbits:Stratix II GX器件的高密度嵌入式存儲器完善了收發(fā)器的性能,提高了帶寬。
?    業(yè)界一流的FPGA架構:采用TSMC業(yè)界一流的成熟90nm工藝技術(shù),Stratix II GX系列與Stratix II FPGA系列的FPGA架構相同,都具有無(wú)與倫比的、成熟的密度、性能、邏輯效率和設計安全性。

Altera產(chǎn)品和協(xié)作營(yíng)銷(xiāo)副總裁Danny Biran說(shuō):“客戶(hù)已經(jīng)充分了解了前代Stratix GX系列優(yōu)異的信號完整性以及Stratix II系列的性能和密度優(yōu)勢。在Stratix II GX FPGA中,我們擴展了這些器件系列的最佳特性,以滿(mǎn)足今后幾年的市場(chǎng)需要。系統工程師采用Stratix II GX FPGA以及我們針對其構建的完整解決方案,能夠為高速設計開(kāi)辟高效、低風(fēng)險的開(kāi)發(fā)途徑?!?
Tyco Electronics半導體業(yè)務(wù)經(jīng)理John D’Amborsia說(shuō):“我們同Altera在開(kāi)發(fā)和相關(guān)工具上的合作已經(jīng)產(chǎn)生了非常好的結果,實(shí)現了串行互聯(lián)的建模、設計和制造??蛻?hù)堅持使用推薦的Stratix II GX FPGA和Tyco互聯(lián)解決方案設計方法,將最終得到優(yōu)異的信號完整性?!?


關(guān)鍵詞: Altera

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>