突破委外產(chǎn)能限制 半導體OEM亟需重新整合供應鏈

　　Vardaman認為，邏輯元件和存儲器的單芯片整合最早將在2018年實(shí)現，但由于智慧型手機帶來(lái)的價(jià)格壓力，將使其難以在2019年以前采用3D TSV實(shí)現邏輯元件與邏輯元件的堆疊架構。

　　“芯片堆疊正成為現實(shí)，AMD目前也在著(zhù)手進(jìn)行中，”AMD資深研究員Bryan Black觀(guān)察今天的2.5D和3D封裝解決方案表示，“但為什么現在才發(fā)生?”他聲稱(chēng)AMD大約在十年前就已經(jīng)解決了產(chǎn)能問(wèn)題了，而且即將在其所有產(chǎn)品系列中使用TSV技術(shù)。

　　成本是首要原因，特別是以先進(jìn)制程節點(diǎn)制造大型芯片時(shí)，由于產(chǎn)量減少，使得成本變得更高昂。“芯片整合也已經(jīng)耗盡能量了，”Black認為，下一代制程節點(diǎn)的整體成本并不一定就會(huì )比較便宜。”

　　圖3：電晶體成本的不確定性

　　他的分析是，即使摩爾定律(Moore’s law)能夠為每個(gè)新制程節點(diǎn)帶來(lái)更多的電晶體，也不會(huì )是最適用的電晶體了，因為制程微縮將不再支援單一芯片上的不同功能，例如快速邏輯、低功耗邏輯、類(lèi)比與快取等。

　　因此，從邏輯上來(lái)看，工程師將會(huì )試著(zhù)把大型單芯片分成專(zhuān)用的元件，最大限度地發(fā)揮新的和現有制程節點(diǎn)的價(jià)值，而僅透過(guò)2.5D與3D堆疊進(jìn)行重新整合。在他 看來(lái)，IC整合將永遠不會(huì )脫離中介層，相反地，矽中介層將會(huì )是未來(lái)的SoC關(guān)鍵介面，支援多種來(lái)源的3D元件，使其可依所需的步調擴展各種功能。

　　圖4：矽中介層將是未來(lái)的SoC介面。

　　隨著(zhù)堆疊芯片的成本降低，OEM將能夠善加利用芯片共享以取代軟IP授權，購買(mǎi)市場(chǎng)上最好的芯片，并加以組裝制作成自有的SoC。為了自行整合，大型OEM將樂(lè )意投資于OSAT或進(jìn)行封裝的代工廠(chǎng)。

　　“在服務(wù)器領(lǐng)域，還有誰(shuí)比Google或Facebook更清楚他們需要的是什么?”Black指出，“這些公司并不希望被AMD或英特爾的硬體產(chǎn)品所束縛，但他們也不至于打造出更比半導體公司更多創(chuàng )新，他們只需要增加自己的創(chuàng )新就夠了。”

　　“因此，理想情況下，他們會(huì )希望市場(chǎng)上出現一款配備開(kāi)放插槽的芯片，讓他們能創(chuàng )造自已想要的產(chǎn)品，”Black如此評論，同時(shí)也坦言曾經(jīng)與Goolge的工程師交換過(guò)意見(jiàn)。

　　這種芯片級IP共享的愿景是：大型OEM可購買(mǎi)來(lái)自不同廠(chǎng)商經(jīng)測試可用的芯片，以及管理自家的2.5D中介層插槽，在某些情況下甚至還可加入自家的ASIC于產(chǎn)品組合中，這一愿景與ATREG設想的垂直重新整合情景不謀而合。

　　“現在正是商業(yè)模式改變的有利時(shí)機!”Black的結語(yǔ)似乎暗示著(zhù)芯片供應商更希望專(zhuān)注于銷(xiāo)售更多經(jīng)IP驗證可用的分離式芯片，而非無(wú)法符合OEM期待的大型多功能整合芯片。