零基礎學(xué)FPGA（十六）testbench很重要，前仿真全過(guò)程筆記（下篇）

　　這次讀回的指令碼位101，即LDA，也就是說(shuō)將后13位地址碼對應的RAM中的數據讀回，送到累加器中，想一下，這時(shí)的RAM應該是打開(kāi)的，而且雙向輸入輸出口的數據總線(xiàn)上應該是來(lái)自RAM的8位數據，由于ROM0006地址處的地址碼為1800是13位的，而RAM的地址是9位的，因此實(shí)際上我們從RAM中讀回的數據是從RAM的0地址讀回的，即我們之前給RAM寫(xiě)好的0000_0000，再看一下波形

　　正如我們所想的一樣，數據總線(xiàn)上是0000_0000，RAM是打開(kāi)的，地址為1800

　　就這樣，讀者可以自己再試一下，看看我們的cpu是不是按照我們之前給他的程序運行的，在這里我就不再給大家一一介紹了

　　雖然波形仿真很直觀(guān)，但是看久了就會(huì )令人眼花繚亂，尤其是數據很多的時(shí)候，我們只能看其中一部分，不能講所有數據看完整，這時(shí)候我們單單是用波形來(lái)仿真就遠遠不夠了，下面介紹用系統任務(wù)仿真的過(guò)程

　　再回到我們的代碼，還記得小墨同學(xué)注釋掉了一些代碼吧，我們把那些代碼給加上

　　我以其中一個(gè)過(guò)程為例

　　假設讀回的指令碼位101，即LDA，如果我在fentch_8的高電平期間且在cpu輸出地址為奇數的時(shí)候記錄一下此時(shí)的時(shí)間、指令、地址、目的地址、數據的話(huà)就可以不用看波形，讓電腦來(lái)幫助我們來(lái)分析了，因此作如下處理

　　這里我延時(shí)60ns，是因為第一次記錄的時(shí)候數據總線(xiàn)上還沒(méi)有數據，只有延時(shí)一會(huì )才會(huì )有數據，即上面那張波形圖右邊那根黃色的線(xiàn)處記錄一下數據，并將其顯示。我們也可以加上一下標注，來(lái)幫助我們觀(guān)察

　　這樣我們再來(lái)仿真的時(shí)候就不用看波形了，直接打開(kāi)transcript一欄觀(guān)察記錄即可

　　這樣便可以為我們省下大量的仿真時(shí)間

　　這里小墨同學(xué)只做一個(gè)事例，其實(shí)有很多細節還需要各位讀者自己挖掘，小墨同學(xué)在做這個(gè)實(shí)驗的時(shí)候也遇到過(guò)不少問(wèn)題，但是問(wèn)題總是要解決的，希望各位讀者不要老借助于教程，遇到問(wèn)題需要自己解決，自己考慮一下應該怎么修改，這樣學(xué)到的知識才是最牢固的。

　　這里小墨同學(xué)只做第一個(gè)測試，第二第三個(gè)測試留給讀者自己完成，我已上傳過(guò)代碼，希望廣大讀者多提意見(jiàn)，大家共同進(jìn)步

　　純手打~謝謝各位大神支持~