基于FPGA的數字日歷設計

　　4硬件驗證

　　在QuartusⅡ開(kāi)發(fā)環(huán)境中完成上述軟件設計及仿真后，最后還需將程序下載到FPGA器件中進(jìn)行硬件測試，以進(jìn)一步驗證所設計程序是否正確。硬件驗證時(shí)，還需對頂層文件進(jìn)行管腳分配、并編譯，然后將編譯好的目標文件通過(guò)下載電纜下載到FPGA開(kāi)發(fā)板中進(jìn)行驗證和調試。

　　采用GW48-SPOC/EDA實(shí)驗開(kāi)發(fā)系統并設置在工作模式0來(lái)驗證設計結果。下面僅給出部分驗證結果。剛完成下載，數碼管顯示20000000，按兩下K1切換到時(shí)間顯示，才剛剛開(kāi)始計數，同時(shí)揚聲器發(fā)出“滴答滴答”的頻率為1 Hz的響聲(為整點(diǎn)報時(shí))60 s，然后通過(guò)按鍵8(K1)、鍵7(K2)、鍵6(K3)、鍵5(K4)對各個(gè)功能進(jìn)行驗證。首先調整時(shí)間，按兩下K2鍵切換到分的調整，此時(shí)每按兩下K3鍵，分鐘加1，驗證過(guò)程中看到加到59就變?yōu)?0;再按兩下K2鍵切換到小時(shí)的調整，此時(shí)每按兩下K3鍵，分鐘加1;用同樣的方法調整星期，天，月，年以及定時(shí)的分鐘和小時(shí)。

　　調整日期為2013年7月31號，當再調整天時(shí)，就變?yōu)?013年7月1號，結果如圖9所示。其他月份實(shí)驗結果也符合生活規律，與設計要求一致。

　　其他的測試結果，數碼管能夠正確顯示計時(shí)時(shí)間，定時(shí)驗證及時(shí)間調節、整點(diǎn)報時(shí)均能夠正常工作，實(shí)驗結果符合設計要求。

　　圖9實(shí)際電路驗證

　　5結語(yǔ)

　　本文基于FPGA環(huán)境設計了一個(gè)具有年、月、日、星期、時(shí)、分、秒計時(shí)顯示功能，時(shí)間調整功能和整點(diǎn)報時(shí)功能的數字日歷系統，并將之下載到FPGA芯片EP1C3T144-3上進(jìn)行結果驗證，實(shí)驗驗證表明：數碼管能夠正確顯示計時(shí)時(shí)間，能夠通過(guò)按鍵調整時(shí)間，能夠設定時(shí)間并調整，整點(diǎn)報時(shí)能夠正常工作，實(shí)驗結果符合設計要求。由于設計中利用硬件描述語(yǔ)言和FPGA芯片相結合進(jìn)行數字日歷的研究，即利用EDA技術(shù)在一定程度上實(shí)現了硬件設計軟件化，使設計過(guò)程變得相對簡(jiǎn)單，易于修改。

　　另外，隨著(zhù)電子技術(shù)的發(fā)展，數字日歷的功能會(huì )更加多樣化，諸如增加農歷顯示;加入溫度采集系統，能夠顯示每時(shí)每刻的環(huán)境溫度;加入節氣、節日提醒及顯示功能，提醒人們農耕及休息時(shí)間;還可以加入語(yǔ)音識別，方便人們不動(dòng)手實(shí)現對數字日歷的調節等等。相信功能日趨完善多樣化的數字日歷將能更好地滿(mǎn)足人們的各種需要，為人類(lèi)服務(wù)。