電路設計以及EMC器件如何選擇？

1．電路設計及EMC器件選擇

在新設計及開(kāi)發(fā)項目的開(kāi)始，正確選擇有源與無(wú)源器件及完善的電路設計技術(shù)，將有利于以最低的成本獲得EMC認證，減少產(chǎn)品因屏蔽和濾波所帶來(lái)的額外的成本、體積和重量。 這些技術(shù)也可以提高數字信號的完整性及模擬信號信噪比，可以減少重復使用硬件及軟件至少一次，這也將有助于新產(chǎn)品達到其功能技術(shù)要求，盡早投入市場(chǎng)。這些EMC技術(shù)應視為公司竟爭優(yōu)勢的一部分，有助于使企業(yè)獲得最大的商業(yè)利益。

1.1數字器件與EMC電路設計

1.1.1器件的選擇

大部分數字IC生產(chǎn)商都至少能生產(chǎn)某一系列輻射較低的器件，同時(shí)也能生產(chǎn)幾種抗ESD的I/O芯片，有些廠(chǎng)商供應EMC性能良好的VLSI（有些EMC微處理器比普通產(chǎn)品的輻射低40dB）；大多數數字電路采用方波信號同步，這將產(chǎn)生高次諧波分量，如圖1示。時(shí)鐘速率越高，邊沿越陡，頻率和諧波的發(fā)射能力也越高。 因此，在滿(mǎn)足產(chǎn)品技術(shù)指標的前提下，盡量選擇低速時(shí)鐘。在HC能用時(shí)絕不要使用AC，CMOS4000能行就不要用HC。要選擇集成度高并有EMC特性的集成電路，比如：

* 電源及地的引腳較近

* 多個(gè)電源及地線(xiàn)引腳

* 輸出電壓波動(dòng)性小

* 可控開(kāi)關(guān)速率

* 與傳輸線(xiàn)匹配的I/O電路

* 差動(dòng)信號傳輸

* 地線(xiàn)反射較低

* 對ESD及其他干擾現象的抗擾性

* 輸入電容小

* 輸出級驅動(dòng)能力不超過(guò)實(shí)際應用的要求

* 電源瞬態(tài)電流低（有時(shí)也稱(chēng)穿透電流）

這些參數的最大、最小值應由其生產(chǎn)商一一指明。由不同廠(chǎng)家生產(chǎn)的具有相同型號及指標的器件可能有顯著(zhù)不同的EMC特性，這一點(diǎn)對于確保陸續生產(chǎn)的產(chǎn)品具有穩定的電磁兼容符合性是很重要的。

高技術(shù)集成電路的生產(chǎn)商可以提供詳盡的EMC設計說(shuō)明，比如Intel的奔騰MMX芯片就是這樣。設計人員要了解這些并嚴格按要求去做。詳盡的EMC設計建議表明：生產(chǎn)商關(guān)心的是用戶(hù)的真正需求，這在選擇器件時(shí)是必須考慮的因素。在早期設計階段，如果IC的EMC特性不清楚，可以通過(guò)一簡(jiǎn)單功能電路（至少時(shí)鐘電路要工作）進(jìn)行各種EMC測試，同時(shí)要盡量在高速數據傳輸狀態(tài)完成操作。發(fā)射測試可方便地在一標準測試臺上進(jìn)行，將近場(chǎng)磁場(chǎng)探頭連接到頻譜分析儀（或寬帶示波器）上，有些器件明顯地比其他一些器件噪聲小得多，測試抗擾度時(shí)可采用同樣的探頭，并連到信號發(fā)生器的輸出端（連續射頻或瞬態(tài)）。但如果探頭是儀器專(zhuān)配的（不只是簡(jiǎn)單的短路環(huán)或導線(xiàn)），首先要檢查其功率承受能力是否滿(mǎn)足要求。測試時(shí)近場(chǎng)探頭需貼近器件或PCB板，為了定位“關(guān)鍵探測點(diǎn)”和最大化探頭方向 ， 應首先在整個(gè)區域進(jìn)行水平及垂直掃描（使探頭在各個(gè)方向相互垂直），然后在信號最強的區域集中進(jìn)行掃描。

1.1.2 不宜采用IC 座

IC座對EMC 很不利，建議直接在PCB上焊接表貼芯片，具有較短引線(xiàn)和體積較小的IC芯片則更好， BGA及類(lèi)似芯片封裝的IC在目前是最好的選擇。安裝在座（更糟的是，插座本身有電池）上的可編程只讀存儲器（PROM）的發(fā)射及敏感特性經(jīng)常會(huì )使一個(gè)本來(lái)良好的設計變壞。因此，應該采用直接焊接到電路板上的表貼可編程儲存器

帶有ZIF座和在處理器（能方便升級）上用彈簧安裝散熱片的母板，需要額外的濾波和屏蔽，即使如此，選擇內部引線(xiàn)最短的表貼ZIF 座也是有好處的。

1.1.3電路技術(shù)

* 對輸入和按鍵采用電平檢測（而非邊沿檢測）

* 使用前沿速率盡可能慢且平滑的數字信號（不超過(guò)失真極限）

* 在PCB樣板上，允許對信號邊沿速度或帶寬進(jìn)行控制（例如，在驅動(dòng)端使用軟鐵氧體磁珠或串聯(lián)電阻）

* 降低負載電容，以使靠近輸出端的集電極開(kāi)路驅動(dòng)器便于上拉，電阻值盡量大* 處理器散熱片與芯片之間通過(guò)導熱材料隔離，并在處理器周?chē)帱c(diǎn)射頻接地。

* 電源的高質(zhì)量射頻旁路（解耦）在每個(gè)電源管腳都是重要的。

* 高質(zhì)量電源監視電路需對電源中斷、跌落、浪涌和瞬態(tài)干擾有抵抗能力

* 需要一只高質(zhì)量的看門(mén)狗

* 決不能在看門(mén)狗或電源監視電路上使用可編程器件

* 電源監視電路及看門(mén)狗也需適當的電路和軟件技術(shù)，以使它們可以適應大多數的不測情況，這取決于產(chǎn)品的臨界狀態(tài)

* 當邏輯信號沿的上升/下降時(shí)間比信號在PCB走線(xiàn)中傳輸一個(gè)來(lái)回的時(shí)間短時(shí)，應采用傳輸線(xiàn)技術(shù)：

a 、經(jīng)驗：信號在每毫米軌線(xiàn)長(cháng)度中傳輸一個(gè)來(lái)回的時(shí)間等于36皮秒

b 、為了獲得最佳EMC特性，對于比a中經(jīng)驗提示短得多的軌線(xiàn)，使用傳輸線(xiàn)技術(shù)

有些數字IC產(chǎn)生高電平輻射，常將其配套的小金屬盒焊接到PCB地線(xiàn)而取得屏蔽效果 。PCB上的屏蔽成本低，但在需散熱和通風(fēng)良好的器件上并不適用。

時(shí)鐘電路通常是最主要的發(fā)射源，其PCB軌線(xiàn)是最關(guān)鍵的一點(diǎn)，要作好元件的布局，從而使時(shí)鐘走線(xiàn)最短，同時(shí)保證時(shí)鐘線(xiàn)在PCB的一面但不通過(guò)過(guò)孔。當一個(gè)時(shí)鐘必須經(jīng)過(guò)一段長(cháng)長(cháng)的路徑到達許多負載時(shí)，可在負載旁邊安裝一時(shí)鐘緩沖器，這樣，長(cháng)軌線(xiàn)（導線(xiàn)）中的電流就小很多了。這里，相對的失真并非重要。長(cháng)軌線(xiàn)中的時(shí)鐘沿應盡量圓滑，甚至可用正弦波，然后由負載旁的時(shí)鐘緩沖器加以整形。

1.1.4擴展頻譜時(shí)鐘

所謂的“擴展頻譜時(shí)鐘”是一項能夠減小輻射測量值的新技術(shù)，但這并非真正減小了瞬時(shí)發(fā)射功率，因此，對一些快速反應設備仍可能產(chǎn)生同樣的干擾。這種技術(shù)對時(shí)鐘頻率進(jìn)行1% ~ 2% 的調制，從而擴散諧波分量，這樣在CISPR16或FCC發(fā)射測試中的峰值較低。所測的發(fā)射減小量取決于帶寬和測試接收機的積分時(shí)間常數，因此這有一點(diǎn)投機之嫌，但該項技術(shù)已被FCC所接受，并在美國和歐洲廣泛應用。調制度要控制在音頻范圍內，這樣才不會(huì )使時(shí)鐘信號失真，圖2是一時(shí)鐘諧波發(fā)射改善的例子。擴展頻譜時(shí)鐘不能應用于要求嚴格的時(shí)間通信網(wǎng)絡(luò )中，比如以太網(wǎng)、光纖、FDD、ATM、SONET和ADSL。

絕大多數來(lái)自數字電路發(fā)射的問(wèn)題是由于同步時(shí)鐘信號。非同步邏輯（比如AMULET微處理器，正由steve Furbe教授領(lǐng)導的課題組在UMIST研制）將大大地降低發(fā)射量，同時(shí)也可獲得真正的擴頻效果，而不只是集中在時(shí)鐘諧波上產(chǎn)生發(fā)射。

1.2模擬器件和電路設計

1.2.1選擇模擬器件

從EMC的角度選擇模擬器件不象選擇數字器件那樣直接，雖然同樣希望發(fā)射、轉換速率、電壓波動(dòng)、輸出驅動(dòng)能力要盡量小，但對大多數有源模擬器件，抗擾度是一個(gè)很重要的因素，所以確定明確的EMC訂購特征相當困難。

來(lái)自不同廠(chǎng)商的同一型號及指標的運算放大器，可以有明顯不同的EMC性能，因此確保后續產(chǎn)品性能參數的一致性是十分重要的。敏感模擬器件的廠(chǎng)商提供EMC或電路設計上的信噪處理技巧或PCB布局，這表明他們關(guān)心用戶(hù)的需求，這有助于用戶(hù)在購買(mǎi)時(shí)權衡利弊。

1.2.2防止解調問(wèn)題

大多數模擬設備的抗擾度問(wèn)題是由射頻解調引起的。運放每個(gè)管腳都對射頻干擾十分敏感，這與所使用的反饋線(xiàn)路無(wú)關(guān)（見(jiàn)圖3），所有半導體對射頻都有解調作用，但在模擬電路上的問(wèn)題更嚴重。即使低速運放也能解調移動(dòng)電話(huà)頻率及其以上頻率的信號，圖4表明了實(shí)際產(chǎn)品的測試結果。為了防止解調，模擬電路處于干擾環(huán)境中時(shí)需保持線(xiàn)性和穩定，尤其是反饋回路，更需在寬頻帶范圍內處于線(xiàn)性及穩定狀態(tài)，這就常常需要對容性負載進(jìn)行緩沖，同時(shí)用一個(gè)小串聯(lián)電阻（約為500）和一個(gè)大約5PF的積分反饋電容串聯(lián)。

進(jìn)行穩定度及線(xiàn)性測試時(shí)，在輸入端注入小的但上升沿極陡 (1ns) 的方波信號（也可以通過(guò)電容饋送到輸出端和電源端），方波的基頻必須在電路預期的頻帶內，電路輸出應用100MHz（至少）的示波器和探針進(jìn)行過(guò)沖擊和振鈴檢查，對音頻或儀表電路也應如此，對更高速模擬電路，要選取頻帶更寬的示波器，同時(shí)注意使用探頭的技巧

超過(guò)信號高度50%的過(guò)沖擊表明電路不穩定，對過(guò)沖擊應予以有效的衰減，信號的任何長(cháng)久的振鈴（超過(guò)兩個(gè)周期）或突發(fā)振蕩表明其穩定度不好。

以上測試應在輸入及輸出端均無(wú)濾波器的情況下進(jìn)行，也可以用掃頻代替方波，頻譜分析儀代替示波器（更易看出共振頻率）

1.2.3其它模擬電路技術(shù)

獲得一穩定且線(xiàn)性的電路后，其所有聯(lián)線(xiàn)可能還需濾波，同一產(chǎn)品中的數字電路部分總會(huì )把噪聲感應到內部連線(xiàn)上，外部連線(xiàn)則承受外界的電磁環(huán)境的騷擾。濾波器將在后面介紹。

決不要試圖采用有源電路來(lái)濾波和抑制射頻帶寬以達到EMC要求，只能使用無(wú)源濾波器（最好是RC型）。在運放電路中，只有在其開(kāi)環(huán)增益遠大于閉環(huán)增益時(shí)的頻率范圍內，積分反饋法才有效，但在更高頻率，它不能控制頻率響應。

應避免采用輸入、輸出阻抗高的電路，比較器必須具有遲滯特性（正反饋），以防止因為噪聲和干擾而使輸出產(chǎn)生誤動(dòng)作，還可防止靠近切換點(diǎn)處的振蕩 。不要使用比實(shí)際需要快得多的輸出轉換比較器，保持dv/dt在較低狀態(tài)。

對高頻模擬信號（例如射頻信號），傳輸線(xiàn)技術(shù)是必需的，取決于其長(cháng)度和通信的最高頻率，甚至對低頻信號，如果對內部聯(lián)接用傳輸線(xiàn)技術(shù)，其抗擾度也將有所改善。有些模擬集成電路內的電路對高場(chǎng)強極為敏感，這時(shí)可用小金屬殼將其屏蔽起來(lái)（如果散熱允許），并將屏蔽盒焊接到PCB地線(xiàn)面上

與數字電路相同，模擬器件也需要為電源提供高質(zhì)量的射頻旁路（去耦），但同時(shí)也需低頻電源旁路，因為模擬器件的電源噪聲抑制率（PSRR）對1kHz以上頻率是很微弱的，對每個(gè)運放、比較器或數據轉換器的每個(gè)模擬電源引腳的RC或LC濾波都是必要的，這些電源濾波器轉折頻率和過(guò)渡帶斜率應補償器件PSRR的轉折頻率和斜率，以在所關(guān)心的頻帶內獲得期望的PSRR

一般的EMC設計指南中都很少涉及射頻設計，這是因為射頻設計者一般都很熟悉大多數連續的EMC現象，然而需要注意的是，本振和IF頻率一般都有較大的泄漏 ，所以需要著(zhù)重屏蔽和濾波。