淺議低功耗、低噪聲電源電路設計的經(jīng)驗與感想

我現在用的是S-1206系列，日本的，用日貨，沒(méi)有辦法，SOT23，路過(guò)的朋友介紹一個(gè)國貨給我，質(zhì)量要好的，還有R1180X系列，好像也是日本的。以上都是5ua以下的IQ值。

但是做RF的LDO，就需要考慮：噪聲抑制了，因為RF這玩意對噪聲的敏感度太高了。

電源抑制比PSRR (Power supply ripple rejection ratio))是反映輸出和輸入頻率相同的條件下，LDO輸出對輸入紋波抑制能力的交流參數。和噪聲(Noise)不同，噪聲通常是指在10Hz至 100kHz頻率范圍內，LDO在一定輸入電壓下其輸出電壓噪聲的均方值(RMS)，PSRR的單位是dB，公式如下：PSRR=20 log(△vin/△vout)

電源影響信號路徑性能

并不意外的是，電源影響模擬信號完整性，這最終會(huì )影響整體的系統性能。提高信號路徑性能的一種簡(jiǎn)單方法是選擇正確的電源。在選擇電源時(shí)，影響模擬信號路徑性能的一個(gè)關(guān)鍵參數是電源線(xiàn)上的噪聲或紋波。電源線(xiàn)上的噪聲或紋波可以耦合到運算放大器的輸出中，增加鎖相環(huán) (PLL)或壓控振蕩器(VCO)的抖動(dòng)，或者降低ADC的SNR。低噪聲和低紋波的電源還能改善信號路徑性能。

電源線(xiàn)上的噪聲或紋波的來(lái)源具有多樣性。在系統內的高速數據和高頻信號本身會(huì )產(chǎn)生噪聲，PCB的印制線(xiàn)和連接線(xiàn)如果設計不當，可以形成發(fā)射天線(xiàn)的效應。數字IC，例如微控制器和現場(chǎng)可編程門(mén)陣列(FPGA)以及復雜可編程邏輯器件(CPLD)具有很快的邊沿跳變速度,電流的大小變化很大，將產(chǎn)生電磁干擾輻射到系統中。IC硅片在內部產(chǎn)生熱噪聲，這是由于在溫度高于絕對0攝氏度時(shí)分子的隨機運動(dòng)和碰撞產(chǎn)生的。

有三種常用的方法來(lái)使信號路徑中的噪聲和紋波最?。悍浅Ｗ屑毜南到yPCB布局、恰當的電源旁路處理以及正確的電源選擇。盡管PCB的具體設計取決于系統，但就一般而言，PCB的布局需要考慮包括正確的器件布局、使信號路徑連接線(xiàn)的長(cháng)度最小以及采用實(shí)體的地等。

對電源軌進(jìn)行旁路處理是一種常用的方法，這種方法通常在模擬IC產(chǎn)品手冊中被推薦用于濾出噪聲。信號路徑IC可以具有分離的模擬、數字和PLL電源輸入，建議每個(gè)采用自己獨立的旁路處理。PLL電源和模擬電源對噪聲和紋波最敏感。旁路電容、阻容(RC)濾波器以及EMI抑制濾波器使進(jìn)入信號路徑的電源噪聲最小化。

正確的電源選擇可以降低對信號路徑IC的噪聲和紋波影響。在選擇一種電源時(shí)，設計師首先在開(kāi)關(guān)變換器和線(xiàn)性穩壓器之間作一個(gè)基本選擇。開(kāi)關(guān)轉換器提供較高的頻率，更高的頻率意味著(zhù)較低的整體系統功耗。線(xiàn)性穩壓器提供一種易于使用的解決方案，同時(shí)降低電源軌的噪聲/紋波。使用線(xiàn)性穩壓器降低噪聲和紋波可以改善信號路徑性能。

毫無(wú)疑問(wèn)，在便攜式無(wú)線(xiàn)產(chǎn)品里，即需要自身工作耗電電流小的，又需要PSRR大的LDO，但是目前市面上的LDO產(chǎn)品，能兼顧到這兩個(gè)指標的產(chǎn)品很少，本人找到一個(gè)S1167的LDO，工作自身耗電為9UA，PSRR為70dB，應該說(shuō)是比較兼顧這兩個(gè)指標的，但是是日本貨。

單單是考慮到PSRR,而IQ在45左右都無(wú)所謂的話(huà)，用AS1361是不錯的，PSRR可到90dB以上。DC-DC電源選擇

對于DC-DC來(lái)說(shuō)，主要考慮轉換的效率，紋波，輸入輸出電壓等。

在選擇DC/DC變換器時(shí)，電路設計要注意輸出電流、高效率、小型化，輸出電壓要求：