<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
μC/OS-II的實(shí)時(shí)系統加速模塊設計
作者：
時(shí)間：2013-10-15
來(lái)源：網(wǎng)絡(luò )
收藏
當有更高優(yōu)先級的任務(wù)進(jìn)入就緒態(tài)時(shí)，就會(huì )產(chǎn)生RTA中斷。硬件實(shí)現上，當進(jìn)入就緒態(tài)的上個(gè)時(shí)鐘周期的最高優(yōu)先級和本時(shí)刻的最高優(yōu)先級不同時(shí)，便產(chǎn)生中斷信號。在μC/OS-II中，每個(gè)TimeTick時(shí)刻都會(huì )發(fā)生中斷，這就需要更頻繁地保存CPU寄存器，相比本文提出的方法，浪費了更多的CPU時(shí)間。
1.2 TimeTick信號的產(chǎn)生
RTA的運行需要一個(gè)可配置的Timer來(lái)為其產(chǎn)生TimeTick信號。在本文中，通過(guò)對OR1200進(jìn)行改造，利用其內部的Timer產(chǎn)生中斷信號作為RTA任務(wù)調度的標準時(shí)鐘節拍，而將RTA的中斷信號連接到原來(lái)Timer在CPU的接口處。這樣，CPU通過(guò)Wishbone總線(xiàn)可對Timer進(jìn)行讀寫(xiě)，且RTA產(chǎn)生的中斷不會(huì )占用可編程中斷控制器PIC（Programmable Interrupt Controller）。改造后的框圖如圖2所示。
1.3 軟件實(shí)現
因為任務(wù)數據結構的改變，源碼中所有涉及到任務(wù)數據結構的函數都要進(jìn)行修改。由于任務(wù)調度和時(shí)間處理由RTA模塊執行，原先執行TimeTick的中斷函數要作相應修改，在中斷時(shí)，只需讀取RTA中HighestPrio寄存器，然后做上下文切換，運行該優(yōu)先級的任務(wù)即可。
2 實(shí)驗結果
本實(shí)驗使用的CPU為OR1200，CPU和所有的外設都通過(guò)Wishbone總線(xiàn)連接，系統時(shí)鐘為25 MHz。在A(yíng)ltera的Cyclone II FPGA平臺上,使用Quartus8.1工具對RTA進(jìn)行布局布線(xiàn),其共占用4 197個(gè)邏輯單元LE(Logic Element）。
任務(wù)響應時(shí)間是RTOS性能的一個(gè)重要指標，其定義為：從任務(wù)中斷產(chǎn)生的時(shí)刻起，到恢復任務(wù)執行之間的時(shí)間。試驗中，利用自定義的Timer作為測量標尺，在2個(gè)測試點(diǎn)各讀取一次，相減后的數值再乘以此Timer的周期，便得到該段測試時(shí)間。圖3是有硬件加速和無(wú)硬件加速的任務(wù)響應時(shí)間的測試結果，單位是系統時(shí)鐘周期。
從圖中3可以看出，在無(wú)硬件支持的RTOS中，隨著(zhù)任務(wù)數的增加，任務(wù)響應時(shí)間也隨之呈線(xiàn)性增加。其原因是，程序順序執行，在無(wú)硬件加速的情況下，RTOS內核在每個(gè)TimeTick中斷都要對任務(wù)的延時(shí)域進(jìn)行順序更新。隨著(zhù)任務(wù)的增加，延時(shí)域的處理時(shí)間也增長(cháng)。有硬件加速支持時(shí)，任務(wù)響應時(shí)間縮短，而且與正在運行的任務(wù)數量沒(méi)有關(guān)系。這是因為所有任務(wù)的延時(shí)域都同時(shí)更新，在一個(gè)時(shí)鐘周期內即可全部完成。所以使用RTA模塊后，降低了系統本身占用CPU的時(shí)間，提高了系統的可預測性?？梢?jiàn)，在添加RTA模塊后RTOS的性能得到了提高。
本文將μC/OS-II系統中調用頻繁的任務(wù)調度和時(shí)間管理采用硬件實(shí)現，達到了降低系統負載、穩定任務(wù)響應時(shí)間、提高系統可預測性的目的。實(shí)驗結果表明，使用本硬件，任務(wù)中斷響應時(shí)間可降低85.8%。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論