DAC/比較器架構與集成ADC優(yōu)勢比較

　　實(shí)際應用中的手持式TDR模擬前端(圖9)能夠說(shuō)明上述觀(guān)點(diǎn)。為了便于說(shuō)明，這里沒(méi)有包括數字電路。盡管簡(jiǎn)單并且沒(méi)有特殊元件，該電路仍具有很好性能。能夠可靠地測量端接阻抗并且對于500英尺長(cháng)的電纜具有5%測量精度?？蓽y量長(cháng)達2000英尺的開(kāi)路或短路故障。重要的是，系統(包括顯示和數字電路)可在9V堿性電池下工作長(cháng)達20小時(shí)。

　　圖9 該時(shí)域反射計的模擬部分采用DAC/比較器代替ADC

　　圖9中比較器(IC3)采用單電源供電、地電位檢測以及僅10ns傳輸延遲。DAC(IC4)為雙通道器件，一方面用于脈沖高度測量，另一方面驅動(dòng)LCD對比度控制(如圖3)。注意DAC為反向驅動(dòng);電流輸出端連接在一起由經(jīng)過(guò)緩沖的電壓基準驅動(dòng)，基準輸入作為電壓輸出(每路帶有一個(gè)外部放大器緩沖)。

　　利用簡(jiǎn)單的脈沖單穩態(tài)電路(沒(méi)有列出)驅動(dòng)Q1基極，利用正向、持續時(shí)間為10ns的脈沖依次驅動(dòng)電纜。電纜的所有反射通過(guò)C3耦合到比較器。

　　IC5為1.2V輸出帶隙基準，由放大器IC2d緩沖，為IC4雙路DAC提供基準電壓。該基準電壓被IC2c兩倍增益放大器放大后，為比較器同相輸入提供2.5V直流電平。DAC A在比較器反相輸入端施加一個(gè)0至3.8V電壓。高于2.5V的電平用來(lái)判斷正向脈沖高度，低于2.5V的電平用來(lái)判斷負向脈沖幅度。

　　每個(gè)輸入到傳輸線(xiàn)的脈沖還經(jīng)過(guò)了數字電路可變延遲線(xiàn)，該延遲線(xiàn)是由計數器控制的20ns延遲單元串接而成。來(lái)自數字部分經(jīng)過(guò)延遲的脈沖驅動(dòng)兩個(gè)觸發(fā)器(IC1a和IC1b)的D輸入端，觸發(fā)器由比較器互補TTL輸出輪流觸發(fā)。這樣，時(shí)間測量取決于返回脈沖和通過(guò)延遲線(xiàn)脈沖的競爭：如果D輸入比時(shí)鐘變化到來(lái)得早，觸發(fā)器輸出為高;否則，輸出為低。

　　測量時(shí)，將DAC輸出設置為最低值并重復調整延遲，直到觸發(fā)器輸出保持為零，讀取計數器。同樣，測量返回脈沖高度時(shí)，重復調整DAC輸出直到觸發(fā)器輸出保持為零，然后讀取DAC。注意，兩個(gè)觸發(fā)器需要捕獲正脈沖和負脈沖的前沿。前沿是指正脈沖的上升沿和負脈沖的下降沿;如果兩個(gè)脈沖施加到一個(gè)觸發(fā)器，脈沖寬度可能產(chǎn)生人們所不期望的延遲。