全差動(dòng)運放補償誤差電路

　　計算補償誤差影響的示例電路

　　如果每個(gè) LDO 的輸出電壓均恰好各是 +15V 和 –15V，則共模輸入電壓剛好為 0V。就本例而言，如果零伏在其輸入上，則我們自 ADC 讀取零計數。那么，電源大小相等而在運算放大器輸入上沒(méi)有信號的情況下，您會(huì )從 ADC 讀取零計數。

　　然而，假設正電壓 LDO 輸出增加 3%，仍然沒(méi)有超出 LDO 規范。使用 15V 輸出時(shí)，這 3% 的變化等同于電源電壓從 450mV 上升到 15.45V。根據數據表，運算放大器的典型 PSRR 為 97dB。