高速多通道CCD預放電路設計
加入技術(shù)交流群
2 CCD預放電路的電路板設計
高速運算放大器的電路板設計是電路實(shí)現的一個(gè)非常重要的部分。即使電路原理設計的再好，隨意的電路板設計也會(huì )使電路達不到要求甚至產(chǎn)生問(wèn)題。其中，高速運算放大器的穩定性會(huì )受到電路板設計的重要影響。電路板對電路性能的影響產(chǎn)生的主要原因是電路板的寄生參數問(wèn)題。例如一個(gè)運算放大器在電路實(shí)現后的等效電路如圖3所示。本文引用地址：http://dyxdggzs.com/article/201809/388654.htm
運算放大器的反相端對地電容對放大器的穩定性具有較大的影響。因為反相端的對地電容和反饋電阻Rf在反饋通路上形成了一個(gè)額外的極點(diǎn)，該極點(diǎn)使得相位延遲。相位延遲會(huì )使得在高頻時(shí)，負反饋變成了正反饋，從而導致自激振蕩。解決這一問(wèn)題的方法就是把這一寄生電容去除。在具體電路板實(shí)現時(shí)，就是把反饋端下面的地平面去除。一個(gè)雙通道的運算放大器布局布線(xiàn)圖如圖4所示。該放大器為DIP8封裝，其中2腳和6腳為兩個(gè)通道的反饋端。所以2腳和6腳下面的地平面要去除。而反饋電阻焊盤(pán)下面的地平面同樣也要去除。這樣反饋通道中的寄生電容就降到了最低，可以保證放大器的穩定工作。此外，放大器穩定工作和低噪聲工作的前提是電源要合理去耦。圖4中正負電源的去耦電容都盡可能近地靠近相應電源管腳放置。這樣可以有效地降低去耦電路的等效電感，在較寬的頻帶內提供足夠的去耦。
3 實(shí)驗結果
為了驗證設計，對設計的電路利用LTspice軟件進(jìn)行了電路仿真。CCD輸出等效電阻Rc為300 Ω。走線(xiàn)寄生電容Cp為20 pF。其3 dB帶寬只有26．5MHz，其幅頻響應和相頻響應曲線(xiàn)如圖5所示。預放電路的帶寬應該為CCD像素轉移頻率的4～5倍。因此如果像素時(shí)鐘頻率達到25MHz，那么寄生電容就嚴重限制了電路帶寬。所以需要進(jìn)行高頻補償來(lái)展寬帶寬。這里Rf取值為1 kΩ，Rg取值為0．28 kΩ，Cg取值為4．7 pF，這時(shí)就能滿(mǎn)足式(3)的要求。
圖6所示為補償后的頻率響應，可見(jiàn)帶寬擴展已經(jīng)超過(guò)了100 MHz。
評論