基于FPGA的RCN226絕對式編碼器通信接口設計
加入技術(shù)交流群
DSP在每個(gè)電流環(huán)周期發(fā)送一個(gè)有效的begin信號，20μs之后，碼盤(pán)信號接收模塊將接收到的數據存入FPGA內部雙口RAM的A口中，并按順序排列成16位數據的形式，然后向DSP發(fā)送end信號，表示一次通信結束，DSP接收到中斷之后從FPGA的雙口RAM的B口中讀取數據，完成一次通信， DSP的連接如圖3所示。本文引用地址：http://dyxdggzs.com/article/191929.htm
在本接口的研發(fā)過(guò)程中，對FPGA的開(kāi)發(fā)采用Altera公司的Quartus II 5.1集成環(huán)境，硬件描述語(yǔ)言為VHDL語(yǔ)言。圖4為主程序流程圖。
圖5為碼盤(pán)與FPGA之間的通信波形，從位置信號可以看出該接口工作正常。 |
3 結束語(yǔ) |
fpga相關(guān)文章:fpga是什么
伺服電機相關(guān)文章:伺服電機工作原理
評論