基于動(dòng)態(tài)可重構FPGA的容錯技術(shù)研究

摘要：針對重構文件的大小、動(dòng)態(tài)容錯時(shí)隙的長(cháng)短、實(shí)現的復雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問(wèn)題進(jìn)行了分析。并對一些突出問(wèn)題，提出了基于算法和資源多級分塊的解決方法，闡述了新方法的性能，及其具有的高靈活性高、粒度等參數可選擇、重構布線(xiàn)可靠性高、系統工作頻率有保障的優(yōu)點(diǎn)。
關(guān)鍵詞：容錯；動(dòng)態(tài)重構；Retiming；STARs

太空中存在大量的宇宙射線(xiàn)和高能帶電粒子，它們對星載電子系統的照射會(huì )導致系統出錯，甚至永久損壞。其所造成的輻射效應主要有位移損傷效應、電離輻射總劑量效應、瞬時(shí)電離輻射效應、單粒子效應等。而且由于器件集成度高，每個(gè)記憶單元的尺寸小，引起翻轉所需的臨界電荷也小，所以SEU的問(wèn)題在空間器件上越來(lái)越嚴重。
現場(chǎng)可編程門(mén)陣列(FPGA，Field Programmable Gate Array)靈活、可重構的特性，對于克服器件設計錯誤和后天所導致的故障有效?；诳?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/動(dòng)態(tài)可重構">動(dòng)態(tài)可重構FPGA，動(dòng)態(tài)容錯技術(shù)在理論上已得到發(fā)展，并出現了多種方法，其基本原理都是將備用的配置文件重新裝載到FPGA上，以消除原有的暫態(tài)錯誤或者繞過(guò)故障區。
但在實(shí)際應用過(guò)程中涉及到許多問(wèn)題。容錯粒度的大小選擇，是其中較突出的一個(gè)，這會(huì )影響到重構文件的大小、動(dòng)態(tài)容錯時(shí)隙的長(cháng)短、資源利用率、實(shí)現的復雜度等方面。另外模塊間通信方式、檢錯與定位的實(shí)現、冗余資源的比例與布局、暫態(tài)與永久錯誤的處理與分析都是有待深入研究的問(wèn)題，很多方法過(guò)于復雜不容易實(shí)現或者過(guò)于簡(jiǎn)單而容錯性能得不到保障，并且對以上這些問(wèn)題分析不充分。
本文基于多種具體的實(shí)現方法，對這些問(wèn)題進(jìn)行了全面的分析與研究，并權衡各個(gè)方面，提出了基于算法和資源多級分塊的方法，對其性能進(jìn)行了分析。
這種方法中粒度、冗余資源比例等多項參數可以選擇，重構時(shí)沒(méi)有模塊間布線(xiàn)的要求，能有效保障系統工作頻率。

1 基于動(dòng)態(tài)可重構FPGA的幾種容錯技術(shù)
1．1 基于Retiming理論的方法及分析
重定時(shí)(Retimg)技術(shù)的應用是建立在容錯粒度較小的基礎上的一種容錯方法。它最初是針對靜態(tài)電路以?xún)?yōu)化系統時(shí)鐘為目的，且在整個(gè)電路設計過(guò)程中只使用一次?，F在通過(guò)在FPGA中多次使用，改變觸發(fā)器的位置以及增減觸發(fā)器的數量可以達到重構的目的，并保證整個(gè)系統的功能穩定以及工作時(shí)序的協(xié)調。使用這種方法時(shí)，先根據約束條件生成一個(gè)Retiming矩陣，這個(gè)矩陣決定了觸發(fā)器(FF)可能的各種布局。當電路出現故障時(shí)，通過(guò)調用矩陣的信息重新定位不同的FF以使電路恢復正常。
這種方法主要的特點(diǎn)就是不改變系統的功能而改變系統的結構特性，重構策略簡(jiǎn)單。如果結合可進(jìn)化算法，處理器可以實(shí)時(shí)地計算得到有效的FF的重新布局?；赗etiming的實(shí)時(shí)重構可以有效地降低暫態(tài)故障的影響，尤其是SEU。同時(shí)這種方法配置文件量比較小，粒度水平高，重構過(guò)程系統開(kāi)銷(xiāo)小。
但是由于這種方法對電路的重構能力有限，所以容錯能力得到一定的限制，尤其對于永久故障則容錯率較低。其次，當完成FF的重新配置后，電路需要一個(gè)初始化時(shí)間，這個(gè)時(shí)間隨著(zhù)電路規模的增大而增大，當電路的規模和復雜度增大時(shí)這種方式的重構將導致較大的系統開(kāi)銷(xiāo)，這樣電路規模受到限制并且對接口布線(xiàn)要求較高。圖1所示給出了以相關(guān)器為例的兩種可能的重構結構，其中小方塊為FF。

1．2 基于STARs的方法及分析
基于移動(dòng)自檢測區域(STARs)的動(dòng)態(tài)容錯技術(shù)，是一種基于FPGA的具有多種容錯級別的在線(xiàn)容錯技術(shù)。它不僅可以進(jìn)行邏輯工作區域的容錯，也可以進(jìn)行布線(xiàn)區域的容錯。
基于STARs的方法，FPGA被劃分為系統工作區和檢測區，在檢測區中進(jìn)行內建自測試。若當前的被檢測區完成被檢測后STAR和相鄰工作區的Slice交換位置，這樣依次進(jìn)行，最終STAR可以覆蓋整個(gè)FPGA。其優(yōu)勢是，檢測診斷總是在STAR中進(jìn)行，不影響系統的工作，可以有充足的時(shí)間來(lái)進(jìn)行精確的診斷和生成針對故障區的配置文件，并實(shí)現冗余。

這種方法采用了動(dòng)態(tài)系統時(shí)鐘的概念。系統初始工作在最大時(shí)鐘頻率下，當部分重構使得某些部分的延時(shí)增加，那么根據布線(xiàn)的時(shí)序分析結果，通過(guò)周期可編程的時(shí)鐘產(chǎn)生器降低時(shí)鐘頻率，以滿(mǎn)足系統工作要求。這克服了一般容錯方法中系統在整個(gè)壽命期工作在較低時(shí)鐘頻率下的缺點(diǎn)。