基于FPGA的交通燈系統控制設計
加入技術(shù)交流群
1．3．4 數字比較一組合邏輯控制
該模塊將狀態(tài)定時(shí)模塊輸出的時(shí)間與時(shí)間節點(diǎn)進(jìn)行比較，從而確定電路處于22 s或者16 s的具體的某個(gè)狀態(tài)。由表1可知，東西(I)或南北(J)的控制狀態(tài)都有3個(gè)階段的控制邏輯，分別對應3個(gè)時(shí)間段：1～3 s，4～6 s和大于6 s，因此，采用數字比較器進(jìn)行比較，確定定時(shí)值小于4 s或大于6 s，方法如圖7所示，采用4片7485數字比較器，兩兩級聯(lián)，其中一個(gè)由狀態(tài)定時(shí)模塊的輸出與4即二進(jìn)制0100比較；另一個(gè)由狀態(tài)定時(shí)模塊的輸出與6即二進(jìn)制0110比較。本文引用地址：http://dyxdggzs.com/article/191050.htm
編寫(xiě)組合邏輯真值表，將狀態(tài)信號S，兩個(gè)數字比較器的輸出Y1，Y2和1 Hz脈沖作為輸入，各個(gè)燈的狀態(tài)作為輸出。從而根據邏輯關(guān)系得出對應時(shí)間電路的狀態(tài)，控制紅、黃、綠燈處于不同的狀態(tài)。S判斷電路處于22 s狀態(tài)還是16 s狀態(tài)，Y1，Y2區分東西、南北六個(gè)階段狀態(tài)，1 Hz脈沖實(shí)現綠燈閃爍。
2 電路的組構與調試
來(lái)用QuartusⅡ軟件設計各個(gè)模塊，并進(jìn)行仿真。確認結果后，下載至FPGA實(shí)驗板中，進(jìn)行相應的硬件調試，調試結果與仿真結果相一致。圖8為仿真波形，系統上電需要調整的過(guò)程，因此電路正常工作前重復了22s的狀態(tài)。
評論