基于FPGA的全新數字化PCM中頻解調器設計
加入技術(shù)交流群
2．2 數宇變頻及濾波器設計
變頻模塊的設計是整個(gè)設計的關(guān)鍵部分之一。如圖2所示，該模塊由NCO、CIC濾波器、半帶濾波器和FIB濾波器組成。NCO通過(guò)與A／D之后的中頻信號進(jìn)行混頻，從而得到基帶頻率的I、O兩路正交信號，這兩路信號分別通過(guò)CIC濾波器、半帶濾波器以及FIR濾波器的抽取和濾波，最終得到要求速率的數字信號，從而實(shí)現數字信號由中頻頻率到基帶頻率的轉變。本文引用地址：http://dyxdggzs.com/article/190341.htm
2．3 鑒頻單元設計
從理論上來(lái)說(shuō)，可以直接利用頻率是相位對時(shí)間的微分關(guān)系來(lái)實(shí)現鑒頻。假設瞬時(shí)頻率為f(t)，瞬時(shí)相位為φ(t)，同相分量為I(t)，正交分量為Q(t)，則根據：
這就是利用I(n)、Q(n)計算瞬時(shí)頻率f(n)的近似公式。
數字鑒頻單元實(shí)現結構如圖3所示。
2．4 跟蹤環(huán)路設計
本系統設計中采用的是均勻采樣二階DPLL。
典型均勻采樣二階DPLL相位模型可以用圖4來(lái)表示，它由相位檢測器PD、數字環(huán)路濾波器(Digital Loop Filter)和數字控制本振(Numeri cally Control Oscillator)組成。在這個(gè)DPLL中，相位檢測器PD根據輸入相位或計算相位誤差。相位誤差通過(guò)數字環(huán)路濾波DLF并用于控制數字控制本振RCO的瞬時(shí)輸出相位。在圖4中，系數C1和C2是數字環(huán)路濾波器(DLF)的參數，是影響環(huán)路帶寬和環(huán)路響應時(shí)間的重要參數，而C是確定DPLL中心頻率的常數。這種DPLL的最大優(yōu)點(diǎn)就是具有線(xiàn)性相位，從而保證了捕獲時(shí)間小和鎖相范圍大的性能。
評論