基于DDS IP核及Nios II的可重構信號源設計
2.7 SOPC硬件系統配置
在SOPC硬件系統的開(kāi)發(fā)中,除了集成前面設計的DDSIP外,還集成了諸多SOPC Builder組件庫中的標準組件,主要有Nios II CPU、UAR T、JTAG UART、定時(shí)器、Avalon三態(tài)總線(xiàn)橋、片上存儲器、片外存儲器、PIO、SDRAM控制器、FLASH控制器等,如圖6所示。

3 結論
論文以直接數字頻率合成技術(shù)為理論依據,開(kāi)發(fā)了DDSIP核,搭建了基于SOPC技術(shù)的信號發(fā)生器硬件系統,通過(guò)改變LPM_ROM模塊中的波形數據,可以實(shí)現任意波形信號的產(chǎn)生。系統除了數/模轉換部分外,其它部分都是在FPGA內部完成,具有實(shí)現容易、方便,減小了PCB設計的復雜度以及開(kāi)發(fā)難度,縮短了開(kāi)發(fā)周期等優(yōu)點(diǎn),同時(shí),系統還具有很大的伸縮性,系統集成度高,屬于SOC的范疇,符合技術(shù)發(fā)展潮流。本文引用地址:http://dyxdggzs.com/article/189756.htm
評論