基于FPGA的LVDS高速差分板間接口應用
加入技術(shù)交流群
本設計當中，傳輸端AD板與接收端DSP板上的FPGA外部時(shí)鐘均為100 MHz，為了使用靈活可配置的接口工作速率，均采用DCM模塊對時(shí)鐘進(jìn)行分頻／倍頻操作，可以將模塊工作時(shí)鐘在50~400 MHz進(jìn)行靈活配置。
發(fā)送端采用Xilinx VertexlI XCl500 FPGA，速度等級為一5，DCM最高工作時(shí)鐘為420 MHz，接收端采用Xinlin Vertex4 SX55 FPGA，速度等級為一11，DCM最高工作頻率為450 MHz，經(jīng)過(guò)驗證，在400MHz下工作良好。
為了得到最高400 MHz的時(shí)鐘頻率，須采取級聯(lián)DCM的方法，由第一級DCM產(chǎn)生50~200 MHz時(shí)鐘信號，第二級DCM產(chǎn)生200~400 MHz時(shí)鐘信號，BUFGCE為帶使能端的全局時(shí)鐘buffer，通過(guò)它選通200 MHz時(shí)鐘才能使第二級DCM中的DLL成功鎖定。
級聯(lián)及反饋方式原理圖如圖8，均采用DCM-ADV實(shí)例。本文引用地址：http://dyxdggzs.com/article/188956.htm
第一級DCM例化參數如下，輸入100 MHz，輸出200 MH2，低速率模式：
值得注意的是，當傳輸模塊配置在最高時(shí)鐘頻率下工作時(shí)，需要對整個(gè)模塊進(jìn)行比較細致的約束，才能使各模塊之間的延遲不至于引起傳輸數據錯誤。其中最關(guān)鍵的約束在于時(shí)鐘周期的全局約束以及對各個(gè)輸入輸出引腳的延時(shí)進(jìn)行約束。限于篇幅，具體的約束方法不予贅述。
2 實(shí)現結果
以下為ChipScope 9在線(xiàn)邏輯分析儀軟件捕捉的接收端波形。
Data為DDR輸入信號；D1in、D2in為經(jīng)過(guò)IDDR模塊后從DDR信號中分離的兩路SDR普通信號；Data tx為傳輸控制同步信號，該信號有效時(shí)，傳輸開(kāi)始；Wr en為傳輸控制邏輯生成的FIFO寫(xiě)使能信號，因為Dlin、D2in信號須經(jīng)過(guò)定點(diǎn)轉浮點(diǎn)模塊后再送到FIFO，所以FIFO寫(xiě)使能需要比D1in D2in延后一個(gè)周期圖9用chipscope軟件在400 MHz采樣頻率下截取，此時(shí)傳輸接口工作在200 MHz時(shí)鐘頻率下，單線(xiàn)傳輸速率400MBit／s，接口工作速率為9．2 Gbit／s。
系統硬件平臺由AD采樣板和DSP板組成，通過(guò)高速接口互聯(lián)的平臺如圖10。
3 結語(yǔ)
本文在實(shí)現了一種高速的LVDS差分標準的板間數據接口，提出了具體的發(fā)送端與接收端系統框圖并最終在Xilinx FPGA器件上進(jìn)行了實(shí)現，在圖10所示硬件平臺上工作情況良好，該硬件平臺的AD板為AD9218 105MSPS 10 bit采樣芯片和XilinxVertexII FPGA構成，信號處理板為Xilinx Vertex4FPGA和4片ADSP TS201 DSP芯片構成。
當采用最高系統時(shí)鐘400 MHz時(shí)，由于傳輸接口帶寬高達18．4 Gbit／s，使得高速AD和信號處理機之間不再有數據傳輸瓶頸，因此對于數字接收機性能，如瞬時(shí)覆蓋帶寬、實(shí)時(shí)性的影響全部來(lái)自于A(yíng)D轉換器件性能和信號處理機的計算速度，從而解決了寬帶數字接收機內部的數據傳輸問(wèn)題。
超級電容器相關(guān)文章:超級電容器原理
評論