0.18 μm CMOS帶隙基準電壓源的設計

從圖4可以看到運算放大器的幅頻響應，相位裕度為46°，低頻段增益達105 db。
4 整體電路
為了使電路能夠正常的工作，加入啟動(dòng)電路，整體電路如圖5所示。

5 仿真結果
依照圖5，在Cadence中使用SMIC 0.18 μm工藝庫搭建電路，進(jìn)行仿真。電路的啟動(dòng)時(shí)間及輸出電壓如圖6所示。
可以看到，輸出的基準電壓穩定后在600.19 mV，啟動(dòng)時(shí)，有微小的變化，并且在極短的時(shí)間內穩定下來(lái)。
仿真基準電壓源的溫度系數和在電源電壓變化時(shí)的穩定性如圖7所示。

在圖7中，可以看到溫度從0 ℃～100 ℃變化時(shí)，基準電壓從600.19 mV增大至600.44 mV，后逐漸變小至600.14 mV，溫度系數為5 ppm/℃。
仿真圖5中電源電壓變化對輸出基準電壓的影響，得到結果如圖8所示。
從圖8中可以看到，電源電壓從0 V增大到5 V，在電源電壓為1.1 V時(shí)，輸出的基準電壓已經(jīng)達到600 mV，而在當電源電壓繼續增大時(shí)，輸出的基準電壓基本保持不變。
本文使用SMIC0.18μm工藝設計實(shí)現了一個(gè)0.6 V的帶隙基準電壓源，并且功耗較小，適用于各種便攜式電路設計中基準源的需要，仿真結果證明了該電路良好的性能。
參考文獻
[1] ROBERT P.The design of Band-Gap reference circuits：Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990：214-218.
[2] ROBERT P.The design of Band-Gap reference circuits：Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990：214-218.
[3] RAZAVI B.Design of CMOS integrated circuits：317-32.西安交通大學(xué)大學(xué)出版社.2002，12.
[4] JACOB R，HARRY B，ADVID W I，et al.CMOS circuit design，Layout，and Simulation：485-489.機械工業(yè)出版社.2006，1