抗SEU存儲器的設計的FPGA實(shí)現
5 結束語(yǔ)
本設計中的抗SEU存儲器的設計可通過(guò)ACTEL的ProAsic系列A3P400 FPGA實(shí)現,并可使用與其配套的Liber08.5 EDA工具進(jìn)行代碼的編輯和原理圖的繪制,并進(jìn)行功能仿真與電路的綜合。通過(guò)仿真可以看到,本設計可以達到預期的目的,它既可實(shí)現存儲器的抗SEU設計,又可以滿(mǎn)足對存儲器使用靈活性的要求,而且具有功能完善、適應性強、電路簡(jiǎn)單等特點(diǎn),非常適用于星載RAM的抗輻射電路設計。
評論